2025 WESEMIBAY Insights: 3rd/4th Gen Semiconductor Trends & Precision Cleaning

ແນະນຳ

ງານ​ວາງສະ​ແດງ​ນິເວດ​ອຸດສາຫະກຳ​ເຂດ​ອ່າວ​ເຊ​ມິ​ຄອນ​ດັກ​ເຕີ​ຄັ້ງ​ທີ 2 (WESEMIBAY 2025) ​ໄດ້​ຈັດ​ຂຶ້ນ​ຢູ່​ສູນ​ປະຊຸມ ​ແລະ ວາງສະ​ແດງ​ນະຄອນ​ເຊີນ​ເຈີ້ນ (ຟູ​ທຽນ) ​ແຕ່​ວັນ​ທີ 15 ຫາ 17 ຕຸລາ 2025. ດ້ວຍ​ເນື້ອ​ທີ່​ກວ່າ 60.000 ຕາ​ແມັດ, ງານ​ວາງສະ​ແດງ​ດັ່ງກ່າວ​ໄດ້​ດຶງ​ດູດ​ນັກ​ວິ​ສາ​ຫະກິດ​ຊັ້ນ​ນຳ 600 ​ແຫ່ງ​ຈາກ 200 ກວ່າ​ປະ​ເທດ​ອາ​ຊຽນ. ພາຍໃຕ້ຫົວຂໍ້ 'Semiconductor ເສີມສ້າງອະນາຄົດ, ນະວັດຕະກໍາສ້າງລະບົບນິເວດ,' 2 ທ່າອ່ຽງການຫັນປ່ຽນປະກົດຂຶ້ນຄື: ການເລັ່ງການຜະລິດເຊມິຄອນດັກເຕີຮຸ່ນທີ 3 (SiC/GaN) ແລະການຫັນປ່ຽນວັດສະດຸລຸ້ນທີ 4 (gallium antimonide, indium antimonide) ຈາກ R&D ໄປສູ່ການນຳໃຊ້ທີ່ຖືກຕ້ອງ.

ຢ່າງໃດກໍ່ຕາມ, ຄວາມກ້າວຫນ້າເຫຼົ່ານີ້ເຮັດໃຫ້ສິ່ງທ້າທາຍທີ່ສໍາຄັນທີ່ຍັງບໍ່ທັນໄດ້ແກ້ໄຂ: ຂະບວນການທໍາຄວາມສະອາດແບບດັ້ງເດີມຕໍ່ສູ້ກັບການດຸ່ນດ່ຽງ 'ການກໍາຈັດສິ່ງເສດເຫຼືອ' ແລະ 'ການປົກປ້ອງວັດສະດຸ.' ຕົວຢ່າງເຊັ່ນ, ສານລະລາຍທີ່ຮຸນແຮງມັກຈະເຮັດໃຫ້ເຊມິຄອນດັກເຕີລຸ້ນທີ 4 ກັດເຊາະ, ໃນຂະນະທີ່ການກໍາຈັດຂີ້ເຜີ້ງທີ່ບໍ່ສົມບູນແບບຢູ່ໃນ wafers SiC 8 ນິ້ວຫຼຸດລົງໂດຍກົງ. ບົດຄວາມນີ້ວິເຄາະແນວໂນ້ມອຸດສາຫະກໍາທີ່ສໍາຄັນຈາກ WESEMIBAY 2025, ຄົ້ນຫາວິທີການທີ່ເຕັກນິກການທໍາຄວາມສະອາດຄວາມແມ່ນຍໍາແກ້ໄຂຈຸດເຈັບປວດເຫຼົ່ານີ້, ແລະປະສົມປະສານຄວາມເຂົ້າໃຈກ່ຽວກັບງານວາງສະແດງໃນເວັບໄຊທ໌ແລະຂໍ້ມູນການກວດສອບດ້ານວິຊາການ.

1. ແນວໂນ້ມຫຼັກທີ່ເປີດເຜີຍໃນ WESEMIBAY 2025

(1) ແນວໂນ້ມ 1: 8-Inch SiC/GaN Wafers ເຂົ້າສູ່ໄລຍະສຳຄັນຂອງການຜະລິດຂະໜາດໃຫຍ່

WESEMIBAY 2025 ໄດ້ສົ່ງສັນຍານຢ່າງຈະແຈ້ງເຖິງການປ່ຽນແປງຂອງ semiconductors ຮຸ່ນທີ 3 ຈາກ 'ເດັ່ນ 6 ນິ້ວ' ເປັນ 'ຂະຫນາດ 8 ນິ້ວ.' ສູນນະວັດຕະກໍາເຕັກໂນໂລຢີແຫ່ງຊາດສໍາລັບ Semiconductors Wide BandGap (Shenzhen) ສະແດງໃຫ້ເຫັນເວທີທົດລອງ SiC / GaN ຂະຫນາດ 8 ນິ້ວຂອງຕົນໃນງານວາງສະແດງ, ດ້ວຍອຸປະກອນການວາງວາງສະແດງ. gallium-oxygen (Ga-O) ແລະ gallium-nitrogen (Ga-N) vacancy defects ເພື່ອຮັບປະກັນຄວາມຫນ້າເຊື່ອຖືຂອງອຸປະກອນ'—ຄໍາຖະແຫຼງທີ່ຊີ້ໃຫ້ເຫັນເຖິງຄວາມຕ້ອງການໂດຍກົງສໍາລັບການແກ້ໄຂການທໍາຄວາມສະອາດທີ່ອ່ອນໂຍນແລະຊັດເຈນກວ່າ.

CR Micro (China Resources Microelectronics) ໄດ້ຢືນຢັນທ່າອ່ຽງນີ້ຕື່ມອີກໂດຍການສະແດງ wafers 8 ນິ້ວ, ໂດຍມີປ້າຍຂຽນວ່າ: 'ພວກເຮົາໃຫ້ບໍລິການການຜະລິດ wafer 8 + 12 ນິ້ວ, ສຸມໃສ່ອຸປະກອນພະລັງງານສໍາລັບຍານພາຫະນະພະລັງງານໃຫມ່.' ອີງຕາມ ການຄາດຄະເນອຸດສາຫະກໍາສໍາລັບປີ 2025 , ຕະຫຼາດ SiC wafer ທົ່ວໂລກຈະເຫັນການຂະຫຍາຍຕົວທີ່ສໍາຄັນຂອງ wafer 3% ສໍາລັບ wafer ທັງຫມົດ 8-%. ປະລິມານ - ເພີ່ມຂຶ້ນສອງເທົ່າຈາກ 15% ໃນປີ 2024. ການຂະຫຍາຍຕົວນີ້ສອດຄ່ອງກັບນະໂຍບາຍດ້ານອຸດສາຫະກໍາເຊັ່ນ Wolfspeed ແລະ Infineon ເລັ່ງການຂະຫຍາຍຄວາມອາດສາມາດ 8 ນິ້ວ.

ການປ່ຽນແປງໄປສູ່ wafers ຂະຫນາດໃຫຍ່ສ້າງຄວາມຕ້ອງການຫຼັກ: ການທໍາຄວາມສະອາດທີ່ເປັນເອກະພາບໃນທົ່ວຫນ້າດິນ wafer ທັງຫມົດ. ຕໍ່ການສົນທະນາດ້ານວິຊາການໃນສະຖານທີ່ກັບວິສະວະກອນຂອງບູດ CR Micro, 'ຄວາມແຕກຕ່າງຂອງສານຕົກຄ້າງພຽງແຕ່ 0.1μm ລະຫວ່າງຂອບແລະສູນກາງຂອງ wafers 8-12 ນິ້ວສາມາດຫຼຸດຜ່ອນຜົນຜະລິດໄດ້ 5-8%.'

(2) ແນວໂນ້ມ 2: 4th-Gen Semiconductors ຍ້າຍຈາກ R&D ໄປສູ່ການທົດສອບຄໍາຮ້ອງສະຫມັກ

ໃນຂະນະທີ່ semiconductors ຮຸ່ນທີ 3 ຍັງຄົງເປັນແກນຫຼັກຂອງການຜະລິດໃນປະຈຸບັນ, ວັດສະດຸປະເພດທີ 4 ໄດ້ກາຍເປັນ 'ຈຸດເດັ່ນທີ່ເຊື່ອງໄວ້' ຢູ່ WESEMIBAY 2025. ສູນນະວັດຕະກໍາເຕັກໂນໂລຢີແຫ່ງຊາດສໍາລັບ Wide BandGap Semiconductors (Shenzhen) ໄດ້ລະບຸໄວ້ຢ່າງຊັດເຈນວ່າ 'ອຸປະກອນຕ້ານອະນຸມູນອິດສະຫລະ' ແລະ 'gallium' ທາດອອກໄຊທີສຳຄັນຂອງມັນ. 'ອຸປະກອນ ແລະອຸປະກອນລຸ້ນທີ 4' ພາກ. ຜູ້ຊ່ຽວຊານຂອງ Booth ອະທິບາຍວ່າ: 'Antimonides ດີເລີດໃນການນໍາໃຊ້ພະລັງງານຕ່ໍາ, ຄວາມຖີ່ສູງສໍາລັບ aerospace ແລະ 6G, ແຕ່ໂຄງສ້າງໄປເຊຍກັນທີ່ອ່ອນແອຂອງພວກມັນເຮັດໃຫ້ພວກເຂົາມີຄວາມອ່ອນໄຫວສູງຕໍ່ການກັດກ່ອນຂອງສານລະລາຍ.'

ຫ້ອງທົດລອງ Shenzhen Pinghu ສະທ້ອນເລື່ອງນີ້ໂດຍການວາງສະແດງເຄື່ອງ wafers ແຮງດັນຕ່ໍາ GaN ຂະຫນາດ 8 ນິ້ວ, ໂດຍປ້າຍຜະລິດຕະພັນລະບຸໄວ້ວ່າ: 'ການປຸງແຕ່ງ wafer ລຸ້ນທີ 4 ໃນອະນາຄົດຈະຕ້ອງການ 'ວິທີແກ້ໄຂການເຮັດຄວາມສະອາດ' ທີ່ເອົາຂີ້ເຜີ້ງທີ່ຜູກມັດອອກໂດຍບໍ່ມີຄວາມເສຍຫາຍຕໍ່ວັດສະດຸ bandgap ultra-wide.' ອຸດສາຫະກໍາສໍາລັບ 5 ຄວາມຕ້ອງການນີ້ສອດຄ່ອງກັບໂຄງການ 2 ທີ່ສໍາຄັນ. ການຂະຫຍາຍຕົວຂອງປີຕໍ່ປີໃນການທົດສອບຄວາມຕ້ອງການວັດສະດຸ semiconductor ລຸ້ນທີ 4, ຍ້ອນຄວາມຕ້ອງການຈາກຂະແຫນງເອເລັກໂຕຣນິກພິເສດ.

(3) ແນວໂນ້ມ 3: ຂະບວນການທໍາຄວາມສະອາດຕ້ອງສອດຄ່ອງກັບນະວັດຕະກໍາອຸປະກອນຂັ້ນສູງ

ນະວັດຕະກໍາໃນອຸປະກອນການຜະລິດ semiconductor ຢູ່ WEESEMIBAY 2025 ໄດ້ເນັ້ນເຖິງຄວາມຕ້ອງການ 'ໂຊລູຊັ່ນການທໍາຄວາມສະອາດແບບປະສົມປະສານ.' Xinkailai (ຜູ້ຜະລິດອຸປະກອນຊັ້ນນໍາພາຍໃນປະເທດ) ໄດ້ສະແດງວິດີໂອໂຄສະນາຢູ່ບູດຂອງຕົນ, ໂດຍກ່າວວ່າ: 'ຕໍ່ຂໍ້ມູນການສາທິດທາງດ້ານວິຊາການໃນວິດີໂອໂຄສະນາຂອງບູດ Xinkailai, ການຕົກຄ້າງຂອງ nanoscale ສາມາດເພີ່ມຄວາມຕ້ານທານຕໍ່ເສັ້ນໂລຫະໄດ້ສູງ. ໂດຍ 10-15%.' ວິດີໂອຍັງເນັ້ນຫນັກວ່າການທໍາຄວາມສະອາດຕ້ອງໄດ້ຮັບການ synchronized ກັບ etching ແລະການຊຶມເຊື້ອຂອງຮູບເງົາບາງໆເພື່ອຫຼີກເວັ້ນການປົນເປື້ອນຂ້າມ.

Han's Semiconductor ໄດ້ກວດສອບແນວໂນ້ມນີ້ຕື່ມອີກໂດຍການສະແດງ 'SiC Ingot Laser Slicing & Thinning Integrated Machine.' ຕາມສະເປັກທາງດ້ານວິຊາການທີ່ຕິດສະຫຼາກຢູ່ໃນອຸປະກອນຂອງ Han's Semiconductor, ເຄື່ອງ 'ຕ້ອງການຄວາມສະອາດຢູ່ບ່ອນຫຼັງຈາກຕັດແລ້ວ, ບໍ່ມີການຖອດ wafer, ເພື່ອປັບປຸງປະສິດທິພາບເຄື່ອງໄດ້ຕາມມາດຕະຖານ.' Chambers—ຖືກອອກແບບເພື່ອ 'ປັບຕົວເຂົ້າກັບ wafers 2-12 ນິ້ວ ແລະຮັບປະກັນການກໍາຈັດສິ່ງເສດເຫຼືອທີ່ເປັນເອກະພາບ,' ອີງຕາມພະນັກງານຂອງບູດ.

ການພັດທະນາເຫຼົ່ານີ້ຢືນຢັນແນວໂນ້ມທີ່ຊັດເຈນ: ການທໍາຄວາມສະອາດບໍ່ແມ່ນຂັ້ນຕອນທີ່ເປັນເອກະລາດອີກຕໍ່ໄປແຕ່ເປັນອົງປະກອບຫຼັກຂອງຂະບວນການຜະລິດ semiconductor ປະສົມປະສານ.

2. 3 ສິ່ງທ້າທາຍການທໍາຄວາມສະອາດຫຼັກໃນການຜະລິດເຊມິຄອນດັກເຕີ

ສົມທົບກັບການສົນທະນາກັບຜູ້ຜະລິດຊິບແລະຜູ້ສະຫນອງອຸປະກອນໃນງານວາງສະແດງ, ແນວໂນ້ມຂ້າງເທິງນີ້ແປເປັນສາມຈຸດເຈັບປວດທໍາຄວາມສະອາດ:

(1) ສິ່ງທ້າທາຍ 1: ຄວາມເຂົ້າກັນໄດ້ຫຼາຍດ້ານ

SiC/GaN ແລະ antimonides ລຸ້ນທີ 3 ລຸ້ນທີ 3 ມີຄວາມໝັ້ນຄົງທາງເຄມີທີ່ແຕກຕ່າງກັນຢ່າງຫຼວງຫຼາຍ. ສານລະລາຍທີ່ມີປະສິດຕິຜົນສໍາລັບ SiC ອາດຈະ etch antimonides, ໃນຂະນະທີ່ການແກ້ໄຂອ່ອນໆສໍາລັບ antimonides ມັກຈະປ່ອຍໃຫ້ຂີ້ເຜີ້ງທີ່ຕົກຄ້າງຢູ່ໃນ SiC. ວິສະວະກອນຂອງສູນປະດິດສ້າງ Semiconductor ແຫ່ງຊາດທີ 3 ແບ່ງປັນວ່າ: 'ພວກເຮົາໄດ້ເຫັນກໍລະນີທີ່ເຄື່ອງເຮັດຄວາມສະອາດທົ່ວໄປເຮັດໃຫ້ເກີດຄວາມບົກພ່ອງຂອງ Ga-O ເທິງເຄື່ອງໂບກ GaN, ຫຼຸດຜ່ອນອາຍຸອຸປະກອນລົງ 30%.'

ວິດີໂອໂຄສະນາຂອງ Xinkailai ຍັງໄດ້ຢືນຢັນບັນຫານີ້—ສານຕົກຄ້າງຫຼັງຮອຍແຕກທີ່ບໍ່ໄດ້ຖືກໂຍກຍ້າຍອອກສາມາດຫຼຸດຄຸນນະພາບການຊຶມເຊື້ອຂອງຟິມບາງໆ ຕໍ່ມາ, ເຮັດໃຫ້ການຕໍ່ຕ້ານການໂຕ້ຕອບສູງຂຶ້ນ.

(2) ສິ່ງທ້າທາຍ 2: ການທໍາຄວາມສະອາດເອກະພາບສໍາລັບ Wafers ຂະຫນາດໃຫຍ່

ເນື່ອງຈາກ wafers 8-12 ນິ້ວກາຍເປັນກະແສຫຼັກ, ຄວາມສອດຄ່ອງຂອງການທໍາຄວາມສະອາດໄດ້ກາຍເປັນປັດໃຈຜົນຜະລິດທີ່ສໍາຄັນ. ຕໍ່ຂໍ້ມູນການສົນທະນາທາງດ້ານວິຊາການກັບນັກວິສະວະກອນຂອງ CR Micro booth, 'ຄວາມແຕກຕ່າງຂອງການທໍາຄວາມສະອາດຂອງ 0.5μm ລະຫວ່າງຂອບແລະສູນກາງຂອງ wafers 12 ນິ້ວສາມາດຫຼຸດຜ່ອນຜົນຜະລິດໄດ້ 8-10%.' ທີມງານອຸປະກອນທໍາຄວາມສະອາດທີ່ Han's Semiconductor ສັງເກດເຫັນວ່າລະບົບທໍາຄວາມສະອາດ batch ແບບດັ້ງເດີມຕໍ່ສູ້ເພື່ອຮັກສາຄວາມກົດດັນທີ່ຫມັ້ນຄົງແລະຄວາມເຂັ້ມຂົ້ນຂອງສານເຄມີໃນທົ່ວຫນ້າ wafer ຂະຫນາດໃຫຍ່. ເຫຼືອເກີນຢູ່ໃນໃຈກາງ.'

(3) ສິ່ງທ້າທາຍ 3: ການທໍາຄວາມສະອາດຄວາມຊັດເຈນສໍາລັບການຫຸ້ມຫໍ່ແບບພິເສດ

Chiplet & Advanced Packaging Zone (ເປັນເຈົ້າພາບໂດຍ SiChip Technology) ໄດ້ສະແດງຊິບ 2.5D/3D stacked. ຕໍ່ປ້າຍໃນງານວາງສະແດງຢູ່ SiChip's Chiplet Zone, 'ຊ່ອງຫວ່າງແຄບລະຫວ່າງດັກທີ່ຕິດກັນ (ນ້ອຍເຖິງ 5μm) ຂີ້ເຜີ້ງ, ເຊິ່ງການແກ້ໄຂການທໍາຄວາມສະອາດແບບດັ້ງເດີມບໍ່ສາມາດບັນລຸໄດ້ - ສົ່ງຜົນກະທົບຕໍ່ການປະຕິບັດການເຊື່ອມຕໍ່ກັນ.' ວິສະວະກອນ SiChip ກ່າວຕື່ມວ່າ: 'ສານຕົກຄ້າງໃນວົງຈອນຊິລິໂຄນ Via (TSV), ຄວາມແມ່ນຍໍາຂອງໂຄງສ້າງທີ່ກ້າວຫນ້າ.

3. ທິດທາງນະວັດຕະກໍາສໍາລັບການທໍາຄວາມສະອາດຄວາມຊັດເຈນ

ເພື່ອແກ້ໄຂສິ່ງທ້າທາຍເຫຼົ່ານີ້, WESEMIBAY 2025 ໄດ້ຍົກໃຫ້ເຫັນສາມທິດທາງນະວັດຕະກໍາທີ່ສໍາຄັນສໍາລັບເຕັກໂນໂລຢີການທໍາຄວາມສະອາດຄວາມແມ່ນຍໍາ - ສະຫນັບສະຫນູນໂດຍຂໍ້ມູນການທົດສອບຢູ່ໃນສະຖານທີ່ແລະຄໍາຕິຊົມຂອງລູກຄ້າ:

(1) ທິດທາງ 1: ສູດການກັດກ່ອນສໍາລັບການເຂົ້າກັນໄດ້ຫຼາຍວັດສະດຸ

ການປົກປ້ອງວັດສະດຸປະເພດທີ 4 ທີ່ແຕກຫັກໃນຂະນະທີ່ກຳຈັດສານຕົກຄ້າງຈາກເຊມິຄອນດັກເຕີລຸ້ນທີ 3 ຕ້ອງການການແກ້ໄຂການທຳຄວາມສະອາດທີ່ເປັນກາງ, ບໍ່ຂັດ. ຕົວຢ່າງເຊັ່ນ, ການແກ້ໄຂການເຮັດຄວາມສະອາດທີ່ບໍ່ມີການກັດກ່ອນຂອງ Shenzhen Yuanan Technology (ພັດທະນາໃນເບື້ອງຕົ້ນສໍາລັບການມ້ວນ ceramic anilox ແຕ່ຖືກກວດສອບສໍາລັບການນໍາໃຊ້ semiconductor) ມີ pH ຂອງ 6.5 ± 0.5-ຕໍ່ຂໍ້ມູນການທົດສອບພາຍໃນເຮືອນຈາກຫ້ອງທົດລອງ Shenzhen Yuanan Technology. ສູດທີ່ເປັນກາງນີ້ຫຼີກລ້ຽງຂໍ້ບົກພ່ອງຂອງ Ga-O/Ga-N ເທິງເຄື່ອງໂບກ GaN ໃນຂະນະທີ່ກຳຈັດຂີ້ເຜີ້ງທີ່ຜູກມັດອອກຈາກ SiC ແລະ antimonides ໄດ້ຢ່າງມີປະສິດທິພາບ.

ຂໍ້ມູນການທົດສອບຈາກຜູ້ຜະລິດ SiC wafer ພາຍໃນປະເທດສະແດງໃຫ້ເຫັນວ່າການແກ້ໄຂນີ້ບັນລຸໄດ້ 99.9% ການກໍາຈັດຂີ້ເຜີ້ງໃນ wafers SiC 8 ນິ້ວທີ່ບໍ່ມີການກັດກ່ອນຂອງຫນ້າດິນ. ນອກຈາກນັ້ນ, ຜະລິດຕະພັນປະຕິບັດຕາມ ກົດລະບຽບຂອງ EU REACH (EC) ສະບັບເລກທີ 1907/2006 ແລະບັນຊີລາຍຊື່ຜູ້ສະຫມັກຫຼ້າສຸດຂອງສານທີ່ມີຄວາມເປັນຫ່ວງສູງ (SVHC) - ທັງຫມົດ 235 ສານໃນເດືອນຕຸລາ 2025 - ເຊັ່ນດຽວກັນກັບຄໍາແນະນໍາ RoHS. ນີ້ເຮັດໃຫ້ມັນເຫມາະສົມສໍາລັບຕ່ອງໂສ້ການສະຫນອງ semiconductor ທົ່ວໂລກ, ທີ່ສໍາຄັນສໍາລັບຜູ້ຜະລິດ APAC ເປົ້າຫມາຍຕະຫຼາດເອີຣົບແລະອາເມລິກາ.

ປະເພດວັດສະດຸ semiconductor	ສິ່ງທ້າທາຍການທໍາຄວາມສະອາດຫຼັກ	ການແກ້ໄຂການຈັບຄູ່ (Yuanan Chemtech)
ຮຸ່ນທີ 3 - SiC (8/12 ນິ້ວ)	ຂີ້ເຜີ້ງທີ່ຕົກຄ້າງ & ຄວາມເປັນເອກະພາບຂອງຂອບກາງ	ເຄື່ອງເຮັດຄວາມສະອາດທີ່ບໍ່ມີການກັດກ່ອນ (pH 6.5 ± 0.5) ແລະສູດຄວາມກົດດັນດ້ານຕ່ໍາ
ຮຸ່ນທີ 3 - GaN	ຂໍ້ບົກພ່ອງ Ga-O/Ga-N	ນ້ ຳ ເຮັດຄວາມສະອາດທີ່ເປັນກາງ, ບໍ່ມີການຂັດ
ຮຸ່ນທີ 4 - Antimonides	corrosion ໄປເຊຍກັນທີ່ອ່ອນແອ	ນ້ຳສະອາດຊຶມເຂົ້າຢ່າງອ່ອນໂຍນ (3-5 ນາທີ)

(2) ທິດທາງທີ 2: ສູດການເຈາະສູງເພື່ອຄວາມເປັນເອກະພາບ

ການແກ້ໄຂບັນຫາຄວາມເປັນເອກະພາບສໍາລັບ wafers ຂະຫນາດໃຫຍ່ຮຽກຮ້ອງໃຫ້ມີການເຮັດຄວາມສະອາດຂອງນ້ໍາທີ່ຈະເຈາະຢ່າງເທົ່າທຽມກັນໃນທົ່ວຫນ້າຂອງ wafer - ລວມທັງແຄມແລະຮ່ອງ. ການແກ້ໄຂການເຮັດຄວາມສະອາດຂອງ Shenzhen Yuanan Technology ໃຊ້ສູດຄວາມກົດດັນດ້ານຕ່ໍາ (≤25 mN / m), ເຊິ່ງສາມາດເຈາະເຂົ້າໄປໃນ wafer ຢູ່ຕາມໂກນແລະຂອບພາຍໃນ 3-5 ນາທີ (ຕໍ່ຂໍ້ມູນການທົດສອບພາຍໃນເຮືອນຈາກຫ້ອງທົດລອງ Shenzhen Yuanan Technology). ປະສິດທິພາບນີ້ໄດ້ຮັບການຢັ້ງຢືນຜ່ານການທົດສອບຄວາມເຂົ້າກັນໄດ້ກັບເຄື່ອງເຮັດຄວາມສະອາດຫຼາຍຫ້ອງຂອງ Han's Semiconductor.

ການສຶກສາກໍລະນີຂອງລູກຄ້າໃນປີ 2025 ໄດ້ສະແດງໃຫ້ເຫັນວ່າຄວາມສາມາດໃນການເຈາະນີ້ຫຼຸດລົງຄວາມແຕກຕ່າງລະຫວ່າງຂອບແລະສູນກາງຂອງ wafers 12 ນິ້ວໃຫ້ຫນ້ອຍກວ່າ 0.05μm, ປັບປຸງຜົນຜະລິດ 7% ເມື່ອທຽບກັບເຄື່ອງເຮັດຄວາມສະອາດແບບດັ້ງເດີມ.

ຂະໜາດ Wafer	ບັນຫາທຳຄວາມສະອາດທົ່ວໄປ	ຄວາມໄດ້ປຽບຂອງການແກ້ໄຂ (ທຽບກັບເຄື່ອງເຮັດຄວາມສະອາດແບບດັ້ງເດີມ)
SiC 8 ນິ້ວ	ການສ້າງສິ່ງເສດເຫຼືອຂອງຂອບ	ອັດຕາການກໍາຈັດຂີ້ເຜີ້ງ 99.9% ແລະບໍ່ມີການກັດກ່ອນດ້ານ
SiC 12 ນິ້ວ	> 0.5μm ຂອບ-ກາງຊ່ອງຫວ່າງ	ການປ່ຽນແປງການຕົກຄ້າງ <0.05μm & 7% ການປັບປຸງຜົນຜະລິດ

(3) ທິດທາງທີ 3: ການທໍາຄວາມສະອາດຢູ່ໃນສະຖານທີ່ສໍາລັບການລວມຂະບວນການ

ສອດຄ່ອງກັບແນວໂນ້ມອຸປະກອນຈາກ Xinkailai ແລະ Han's Semiconductor, ການແກ້ໄຂການທໍາຄວາມສະອາດຕ້ອງສະຫນັບສະຫນູນ 'ການດໍາເນີນງານຢູ່ບ່ອນໂດຍບໍ່ມີການ disassembly wafer.' ການແກ້ໄຂການເຮັດຄວາມສະອາດຂອງ Shenzhen Yuanan Technology ສາມາດນໍາໃຊ້ໄດ້ດ້ວຍຕົນເອງຫຼືເຄິ່ງອັດຕະໂນມັດຢູ່ໃນສະຖານທີ່: ນໍາໃຊ້ໂດຍກົງຫຼັງຈາກການຕັດ laser ຫຼື etching, ມັນຫຼຸດຜ່ອນເວລາຂະບວນການ 30% 'ການທໍາຄວາມສະອາດ offsite '

ຫ້ອງທົດລອງ R&D ເຊນມິຄອນດັກເຕີ ລຸ້ນທີ 4 ໃນເມືອງ Shenzhen ລາຍງານວ່າ ຄວາມສາມາດໃນພື້ນທີ່ນີ້ 'ກຳຈັດຄວາມເສຍຫາຍຂອງ wafer ໃນລະຫວ່າງການຂົນສົ່ງ ແລະຮັບປະກັນການທຳຄວາມສະອາດໄດ້ທັນເວລາ - ທີ່ສຳຄັນສຳລັບການທົດສອບວັດສະດຸທີ່ເລັ່ງດ່ວນ.'

4. ອະນາຄົດ: ເທັກໂນໂລຍີທຳຄວາມສະອາດເຊມິຄອນດັກເຕີ (2026-2030)

ອີງໃສ່ຄວາມເຂົ້າໃຈຈາກ WESEMIBAY 2025, ເທັກໂນໂລຍີທໍາຄວາມສະອາດເຊມິຄອນດັກເຕີຈະພັດທະນາໃນສາມທິດທາງທີ່ສໍາຄັນໃນຫ້າປີຂ້າງຫນ້າ:

1. ຄວາມສະອາດລະດັບປະລໍາມະນູ : ເນື່ອງຈາກຂະໜາດຂອງ transistor ຫຼຸດລົງເປັນ 2nm ແລະຕ່ໍາກວ່າ, ການທໍາຄວາມສະອາດຈະຕ້ອງເອົາອະນຸພາກຍ່ອຍ 10nm ອອກ - ຮຽກຮ້ອງໃຫ້ມີການປະດິດສ້າງໃນການກວດສອບແລະການກໍາຈັດສານຕົກຄ້າງ nanoscale.

2. ສູດທີ່ເປັນມິດກັບສິ່ງແວດລ້ອມ : ຄວາມຕ້ອງການ ESG ທົ່ວໂລກ (ດ້ານສິ່ງແວດລ້ອມ, ສັງຄົມ, ການປົກຄອງ) (ເຊັ່ນ: ຍຸດທະສາດດ້ານເຄມີແບບຍືນຍົງຂອງ EU) ຈະຊຸກຍູ້ຄວາມຕ້ອງການການແກ້ໄຂການທໍາຄວາມສະອາດທີ່ຍ່ອຍສະຫຼາຍໄດ້ທາງຊີວະພາບ, ຕໍ່າ VOC (Volatile Organic Compound).

3. Smart Integration : ລະບົບທໍາຄວາມສະອາດທີ່ຂັບເຄື່ອນດ້ວຍ AI ຈະກາຍເປັນກະແສຫຼັກ, ປັບຕົວກໍານົດການໃນເວລາທີ່ແທ້ຈິງໂດຍອີງໃສ່ຂໍ້ມູນວັດສະດຸ wafer ແລະອຸປະກອນເພື່ອຫຼຸດຜ່ອນຄວາມຜິດພາດຂອງມະນຸດ.

ສໍາລັບເທກໂນໂລຍີ Shenzhen Yuanan, ພວກເຮົາຈະສືບຕໍ່ສຸມໃສ່ R&D ສໍາລັບເທກໂນໂລຍີທໍາຄວາມສະອາດ semiconductor ຮຸ່ນທີ 3 / 4th, ໂດຍມີແຜນການທີ່ຈະເປີດຕົວການແກ້ໄຂການເຮັດຄວາມສະອາດອັດຕະໂນມັດຢ່າງເຕັມທີ່ສໍາລັບ wafers SiC ຂະຫນາດ 12 ນິ້ວໃນປີ 2026. ເປົ້າຫມາຍຂອງພວກເຮົາແມ່ນເພື່ອສະຫນັບສະຫນູນອຸດສາຫະກໍາ semiconductor ທົ່ວໂລກໄປສູ່ວັດສະດຸທີ່ກ້າວຫນ້າໃນຂະນະທີ່ຮັບປະກັນຜົນຜະລິດ, ຄວາມສອດຄ່ອງ, reliance.

ສິ່ງທ້າທາຍໃນການທໍາຄວາມສະອາດ semiconductor ຮຸ່ນທີ 3/4 ແມ່ນຫຍັງທີ່ທີມຂອງເຈົ້າກໍາລັງປະເຊີນ? ສໍາລັບວັດສະດຸ semiconductor ສະເພາະຂອງທ່ານ, ຕິດ​ຕໍ່​ພວກ​ເຮົາ​ເພື່ອ​ປັບ​ແກ້​ໄຂ​ການ​ທໍາ​ຄວາມ​ສະ​ອາດ​ທີ່​ບໍ່​ມີ corrosion ແລະ​ຮ້ອງ​ຂໍ​ເອົາ​ຕົວ​ຢ່າງ​ຟຣີ​.

---

ຄຳຖາມທີ່ຖາມເລື້ອຍໆ (FAQ)

Q1 : ແມ່ນຫຍັງເຮັດໃຫ້ການທໍາຄວາມສະອາດຄວາມແມ່ນຍໍາສໍາຄັນສໍາລັບ 3rd/4th-gen semiconductors (SiC/GaN/antimonides)?

A :  3rd-gen SiC/GaN ແລະ 4th-gen antimonides ມີຈຸດອ່ອນຂອງວັດສະດຸທີ່ເປັນເອກະລັກ: SiC ມີຄວາມສ່ຽງທີ່ຈະເກີດຂໍ້ບົກພ່ອງຈາກສານລະລາຍທີ່ຮຸນແຮງ, ໃນຂະນະທີ່ໂຄງສ້າງຜລຶກທີ່ແຂງກະດ້າງຂອງ antimonides corrode ໄດ້ຢ່າງງ່າຍດາຍ. ເຄື່ອງເຮັດຄວາມສະອາດແບບດັ້ງເດີມມັກຈະປ່ອຍໃຫ້ຂີ້ເຜີ້ງທີ່ຕົກຄ້າງ (ເຮັດໃຫ້ຜົນຜະລິດຫຼຸດລົງ) ຫຼືຫນ້າດິນເສຍຫາຍ (ອາຍຸອຸປະກອນສັ້ນ). ການທໍາຄວາມສະອາດຄວາມຊັດເຈນແກ້ໄຂບັນຫານີ້ໂດຍການດຸ່ນດ່ຽງການກໍາຈັດສິ່ງຕົກຄ້າງ (ຕົວຢ່າງເຊັ່ນ: ການກໍາຈັດຂີ້ເຜີ້ງ 99.9% ໃນ SiC 8 ນິ້ວ) ແລະການປົກປ້ອງວັດສະດຸ (ສູດ pH 6.5±0.5 ເປັນກາງ), ຕາມການຮັບຮອງຢູ່ທີ່ WESEMIBAY 2025 ໂດຍສູນນະວັດຕະກໍາ Semiconductor ແຫ່ງຊາດ 3rd Gen booths.

Q2 : ການແກ້ໄຂການເຮັດຄວາມສະອາດທີ່ບໍ່ມີການກັດກ່ອນຂອງທ່ານເຮັດວຽກສໍາລັບທັງສອງ SiC 8 ນິ້ວແລະ 4th-gen antimonide wafers ບໍ?

A : ແມ່ນແລ້ວ. ໂຊລູຊັ່ນຂອງພວກເຮົາຖືກອອກແບບມາສໍາລັບຄວາມເຂົ້າກັນໄດ້ຂອງຫຼາຍວັດສະດຸ - ທົດສອບເພື່ອເຮັດຄວາມສະອາດ SiC 8 ນິ້ວຢ່າງປອດໄພ (ສອດຄ່ອງກັບແນວໂນ້ມການຜະລິດ 8 + 12 ນິ້ວຂອງ CR Micro ທີ່ WESEMIBAY) ແລະ antimonides ຮຸ່ນທີ 4 (ກົງກັບຈຸດສຸມ R&D ຮຸ່ນທີ 4 ຂອງຫ້ອງທົດລອງ Shenzhen Pinghu). ຕໍ່ຂໍ້ມູນຫ້ອງທົດລອງພາຍໃນເຮືອນ, ມັນເຈາະເຂົ້າໄປໃນຮູ wafer ໃນ 3-5 ນາທີ (ໄວກ່ວາອຸດສາຫະກໍາສະເລ່ຍຂອງ 10-15 ນາທີ) ແລະຫຼີກເວັ້ນຂໍ້ບົກພ່ອງຂອງ Ga-O / Ga-N, ເຮັດໃຫ້ມັນເຫມາະສົມສໍາລັບທັງ 3rd-gen ມະຫາຊົນແລະ semiconductors 4th-gen ທີ່ພົ້ນເດັ່ນຂື້ນ.

ຄໍາຖາມທີ 3 : ການແກ້ໄຂການເຮັດຄວາມສະອາດຂອງເຈົ້າແກ້ໄຂບັນຫາຄວາມເປັນເອກະພາບສໍາລັບ wafers ຂະຫນາດໃຫຍ່ 12 ນິ້ວແນວໃດ?

A : wafers ຂະຫນາດ 12 ນິ້ວຂະຫນາດໃຫຍ່ຕໍ່ສູ້ກັບຄວາມແຕກຕ່າງຂອງການເຮັດຄວາມສະອາດຂອບກາງ (ຈຸດເຈັບປວດທີ່ເນັ້ນໃສ່ໂດຍ Han's Semiconductor ຢູ່ WESEMIBAY 2025). ການແກ້ໄຂຂອງພວກເຮົາໃຊ້ສູດຄວາມກົດດັນດ້ານຕ່ໍາ (≤25 mN / m) ເພື່ອຮັບປະກັນເຖິງແມ່ນວ່າການເຈາະໃນທົ່ວ wafer ທັງຫມົດ. ການສຶກສາກໍລະນີຂອງລູກຄ້າໃນປີ 2025 ສະແດງໃຫ້ເຫັນວ່າມັນຊ່ວຍຫຼຸດຜ່ອນການປ່ຽນແປງຂອງສານຕົກຄ້າງຢູ່ກາງເປັນ <0.05μm—ຕັດການສູນເສຍຜົນຜະລິດ 7% ເມື່ອປຽບທຽບກັບເຄື່ອງເຮັດຄວາມສະອາດຊຸດແບບດັ້ງເດີມ. ມັນຍັງປະສົມປະສານກັບເຄື່ອງເຮັດຄວາມສະອາດຫຼາຍຫ້ອງ (ເຊັ່ນ: ຮູບແບບ 4 ຫ້ອງຂອງ Han's Semiconductor) ສໍາລັບຂະບວນການຜະລິດທີ່ບໍ່ມີຮອຍຕໍ່.

Q4 : ການແກ້ໄຂການເຮັດຄວາມສະອາດຂອງທ່ານສອດຄ່ອງກັບມາດຕະຖານທົ່ວໂລກ (ເຊັ່ນ: EU REACH, RoHS) ສໍາລັບຕະຫຼາດສົ່ງອອກບໍ?

A : ຢ່າງແທ້ຈິງ. ເພື່ອສະຫນັບສະຫນູນຜູ້ຜະລິດ APAC ເປົ້າຫມາຍຕະຫຼາດເອີຣົບແລະອາເມລິກາ (ແນວໂນ້ມທີ່ສໍາຄັນ WESEMIBAY 2025), ການແກ້ໄຂຂອງພວກເຮົາຕອບສະຫນອງ:

• ກົດລະບຽບຂອງ EU REACH (EC) ສະບັບເລກທີ 1907/2006 (ລວມທັງລາຍການ SVHC 235 ຫຼ້າສຸດ, ສະບັບປັບປຸງເດືອນຕຸລາ 2025);

• ຄໍາແນະນໍາ RoHS (ບໍ່ມີໂລຫະຫນັກຫຼື VOCs ທີ່ຖືກຈໍາກັດ);

• ມາດຕະຖານອຸດສາຫະກໍາ SEMI ສໍາລັບການທໍາຄວາມສະອາດ semiconductor.

ການປະຕິບັດຕາມນີ້ແມ່ນຈຸດສໍາຄັນໃນການສົນທະນາກັບຜູ້ຊື້ຕ່າງປະເທດຢູ່ໃນເວທີການສົ່ງອອກຂອງ WESEMIBAY 'Made in China'.

Q5 : ການທໍາຄວາມສະອາດຢູ່ໃນສະຖານທີ່ປັບປຸງປະສິດທິພາບສໍາລັບການຕັດ ingot SiC ແນວໃດ (ຕາມຕົວຢ່າງ WEESEMIBAY ຂອງ Han ຂອງ Semiconductor)?

A : ເຄື່ອງປ່ຽງ SiC ingot ຂອງ Han's Semiconductor (ສະແດງຢູ່ WESEMIBAY) ຮຽກຮ້ອງໃຫ້ມີການເຮັດຄວາມສະອາດຫລັງການຊອຍໂດຍບໍ່ມີການຖອດເຄື່ອງເພື່ອຫຼີກເວັ້ນການເສຍຫາຍຂອງ wafer. ການແກ້ໄຂຂອງພວກເຮົາເຮັດໃຫ້ການນໍາໃຊ້ດ້ວຍຕົນເອງ / ເຄິ່ງອັດຕະໂນມັດໃນສະຖານທີ່, ນໍາໃຊ້ໂດຍກົງຫຼັງຈາກການຕັດ, ມັນກໍາຈັດຄວາມຈໍາເປັນໃນການຂົນສົ່ງ wafers ໄປຫາສະຖານທີ່ທໍາຄວາມສະອາດນອກສະຖານທີ່. ນີ້ຈະຕັດເວລາຂະບວນການລົງ 30% (ຕາມຄໍາຕິຊົມຂອງຫ້ອງທົດລອງ R&D ຂອງ Shenzhen ຮຸ່ນທີ 4) ແລະ ຫຼຸດຜ່ອນຂໍ້ບົກພ່ອງທີ່ກ່ຽວຂ້ອງກັບການຂົນສົ່ງ, ສອດຄ່ອງກັບແນວໂນ້ມອຸປະກອນ 'ການຜະລິດປະສົມປະສານ' ຂອງ WEESEMIBAY.