Approfondimenti WESEMIBAY 2025: tendenze dei semiconduttori di terza/quarta generazione e pulizia di precisione

Introduzione

La seconda fiera dell'ecologia dell'industria dei semiconduttori della Bay Area (WESEMIBAY 2025) si è svolta presso il centro congressi ed esposizioni di Shenzhen (Futian) dal 15 al 17 ottobre 2025. Coprendo oltre 60.000 metri quadrati, l'esposizione ha attirato più di 600 imprese e istituzioni leader da oltre 20 paesi, accogliendo oltre 60.000 visitatori professionali. Nell'ambito del tema 'I semiconduttori potenziano il futuro, l'innovazione costruisce l'ecologia', sono emerse due tendenze trasformative: la produzione di massa accelerata di semiconduttori di terza generazione (SiC/GaN) e il passaggio dei materiali di quarta generazione (antimoniuro di gallio, antimoniuro di indio) dalla ricerca e sviluppo alla convalida delle applicazioni.

Tuttavia, questi progressi comportano una sfida critica ma ancora poco affrontata: i processi di pulizia tradizionali faticano a bilanciare la 'rimozione dei residui' e la 'protezione del materiale'. Ad esempio, i solventi aggressivi spesso corrodono i semiconduttori di quarta generazione, mentre la rimozione incompleta della cera di fissaggio sui wafer SiC da 8 pollici riduce direttamente la resa. Questo articolo analizza le principali tendenze del settore da WESEMIBAY 2025, esplora il modo in cui le tecnologie di pulizia di precisione affrontano questi punti critici e integra approfondimenti in loco e dati di convalida tecnica.

1. Tendenze chiave svelate a WESEMIBAY 2025

(1) Tendenza 1: i wafer SiC/GaN da 8 pollici entrano nella fase critica della produzione di massa

WESEMIBAY 2025 ha segnalato chiaramente un passaggio nei semiconduttori di terza generazione dalla 'dominanza di 6 pollici' allo 'scale-up di 8 pollici'. Il Centro nazionale di innovazione tecnologica per semiconduttori a banda larga larga (Shenzhen) ha presentato la sua piattaforma pilota SiC/GaN da 8 pollici all'expo, con i materiali dello stand che affermavano: 'La lavorazione a umido deve evitare gallio-ossigeno (Ga-O) e gallio-azoto (Ga-N) difetti di spazio vuoto per garantire l'affidabilità del dispositivo' - un'affermazione che evidenzia direttamente la necessità di soluzioni di pulizia più delicate e precise.

CR Micro (China Resources Microelectronics) ha ulteriormente confermato questa tendenza esponendo wafer da 8 pollici, con una segnaletica che recitava: 'Offriamo servizi di produzione di wafer da 8+12 pollici, concentrandoci su dispositivi di potenza per veicoli a nuova energia.' Secondo le previsioni del settore per il 2025 , il mercato globale dei wafer SiC vedrà una crescita significativa, con le spedizioni di wafer da 8 pollici che rappresenteranno oltre il 30% del volume totale, raddoppiando rispetto al 15% del 2020. 2024. Questa crescita è in linea con le dinamiche del settore, come Wolfspeed e Infineon che accelerano l’espansione della capacità di 8 pollici.

Il passaggio a wafer più grandi crea una richiesta fondamentale: pulizia uniforme su tutta la superficie del wafer. Secondo discussioni tecniche in loco con gli ingegneri dello stand CR Micro, 'Una differenza residua di soli 0,1μm tra il bordo e il centro dei wafer da 8-12 pollici può ridurre la resa del 5-8%'

(2) Tendenza 2: i semiconduttori di quarta generazione passano dalla ricerca e sviluppo ai test applicativi

Mentre i semiconduttori di terza generazione rimangono il pilastro della produzione attuale, i materiali di quarta generazione sono emersi come un 'punto culminante nascosto' al WESEMIBAY 2025. Il National Center of Technology Innovation for Wide BandGap Semiconductors (Shenzhen) ha esplicitamente elencato i 'dispositivi antimoniuro' e l''epitassia dell'ossido di gallio' come priorità chiave di ricerca e sviluppo nella sua sezione 'Materiali e dispositivi di quarta generazione'. Gli esperti dello stand hanno spiegato: 'Gli antimonidi eccellono nelle applicazioni a bassa potenza e ad alta frequenza per il settore aerospaziale e 6G, ma la loro fragile struttura cristallina li rende altamente suscettibili alla corrosione dei solventi.'

Il laboratorio di Shenzhen Pinghu ha fatto eco a questo esponendo wafer GaN a bassa tensione da 8 pollici basati su Si, con le etichette dei prodotti che affermavano: 'La futura lavorazione dei wafer di quarta generazione richiederà 'soluzioni di pulizia protettive' che rimuovano la cera legante senza danneggiare i materiali con bandgap ultra ampio.' Questa domanda è in linea con le previsioni del settore per il 2025 , che prevedono una crescita significativa anno su anno nella domanda di test per materiali semiconduttori di quarta generazione, guidata dalle esigenze provenienti dai settori dell'elettronica specializzata.

(3) Tendenza 3: i processi di pulizia devono allinearsi all'innovazione delle apparecchiature avanzate

L'innovazione nelle apparecchiature per la produzione di semiconduttori alla WESEMIBAY 2025 ha sottolineato la necessità di 'soluzioni di pulizia integrate'. Xinkailai (uno dei principali produttori di apparecchiature domestiche) ha proiettato un video promozionale presso il suo stand, affermando: 'Secondo i dati tecnici dimostrativi nel video promozionale dello stand Xinkailai, i residui su scala nanometrica dopo l'attacco ad alta uniformità per transistor di piccole dimensioni possono aumentare la resistenza della linea metallica del 10-15%.' Il video ha inoltre sottolineato che la pulizia deve essere sincronizzata. con incisione e deposizione di film sottile per evitare contaminazioni incrociate.

Han's Semiconductor ha ulteriormente convalidato questa tendenza esponendo la sua 'Macchina integrata per affettatura e assottigliamento laser di lingotti SiC.' Secondo le specifiche tecniche riportate sull'attrezzatura di Han's Semiconductor, la macchina 'richiede pulizia in loco dopo l'affettatura, senza disassemblaggio dei wafer, per migliorare l'efficienza.' La sua macchina di pulizia standard, dotata di un massimo di 4 camere di pulizia, è stata progettata per 'adattarsi a 2-12 pollici wafer e garantire una rimozione uniforme dei residui,' secondo il personale dello stand.

Questi sviluppi confermano una tendenza chiara: la pulizia non è più una fase indipendente ma una componente fondamentale dei processi di produzione integrati di semiconduttori.

2. 3 Sfide di pulizia del nucleo nella produzione di semiconduttori

In combinazione con le discussioni con i produttori di chip e i fornitori di apparecchiature in fiera, le tendenze di cui sopra si traducono in tre urgenti punti critici in materia di pulizia:

(1) Sfida 1: compatibilità multimateriale

Gli antimonidi SiC/GaN di terza generazione e di quarta generazione hanno stabilità chimiche molto diverse. Un solvente efficace per il SiC può incidere gli antimonidi, mentre una soluzione blanda per gli antimonidi spesso lascia residui di cera sul SiC. Gli ingegneri del National 3rd Gen Semiconductor Innovation Center hanno condiviso: 'Abbiamo riscontrato casi in cui detergenti generici causano difetti Ga-O sui wafer GaN, riducendo la durata del dispositivo del 30%'

Anche il video promozionale di Xinkailai ha confermato questo problema: i residui post-etch non rimossi possono compromettere la successiva qualità della deposizione del film sottile, portando a una maggiore resistenza dell'interfaccia.

(2) Sfida 2: Uniformità di pulizia per wafer di grandi dimensioni

Con la diffusione dei wafer da 8-12 pollici, l'uniformità della pulizia è diventata un fattore critico per la resa. Secondo i dati di discussione tecnica in loco con gli ingegneri dello stand CR Micro, 'Una differenza di pulizia di 0,5μm tra il bordo e il centro dei wafer da 12 pollici può ridurre la resa dell'8-10%.' Il team delle apparecchiature di pulizia di Han's Semiconductor ha notato che i tradizionali sistemi di pulizia batch faticano a mantenere una pressione stabile e una concentrazione chimica su grandi superfici di wafer, spesso con conseguente 'pulizia eccessiva ai bordi e residui eccessivi al centro.'

(3) Sfida 3: Pulizia di precisione per imballaggi avanzati

La Chiplet & Advanced Packaging Zone (ospitata da SiChip Technology) ha presentato chip impilati 2.5D/3D. Secondo le etichette esposte nella Chiplet Zone di SiChip, 'Spazi stretti tra matrici eterogenee (fino a 5μm) intrappolano la cera di fissaggio, che le soluzioni di pulizia tradizionali non possono raggiungere, incidendo sulle prestazioni di interconnessione.' Gli ingegneri di SiChip hanno aggiunto: 'I residui nelle strutture Through-Silicon Via (TSV) possono causare cortocircuiti, rendendo la pulizia di precisione essenziale per gli imballaggi avanzati.'

3. Indicazioni di innovazione per la pulizia di precisione

Per affrontare queste sfide, WESEMIBAY 2025 ha evidenziato tre direzioni chiave di innovazione per le tecnologie di pulizia di precisione, supportate da dati di test in loco e feedback dei clienti:

(1) Direzione 1: Formule anticorrosione per la compatibilità multi-materiale

La protezione dei materiali fragili di quarta generazione e la rimozione dei residui dai semiconduttori di terza generazione richiedono soluzioni detergenti neutre e non abrasive. Ad esempio, la soluzione detergente anticorrosione di Shenzhen Yuanan Technology (inizialmente sviluppata per rulli anilox ceramici ma convalidata per applicazioni su semiconduttori) ha un pH di 6,5±0,5, secondo i dati di test interni del laboratorio di Shenzhen Yuanan Technology. Questa formula neutra evita i difetti Ga-O/Ga-N sui wafer GaN rimuovendo efficacemente la cera legante da SiC e antimonidi.

I dati dei test di un produttore nazionale di wafer SiC hanno dimostrato che questa soluzione ha ottenuto una rimozione della cera del 99,9% su wafer SiC da 8 pollici senza corrosione superficiale rilevabile. Inoltre, il prodotto è conforme al regolamento REACH UE (CE) n. 1907/2006 e all'ultimo elenco di sostanze candidate ad alto rischio (SVHC), per un totale di 235 sostanze a ottobre 2025, nonché alle direttive RoHS. Ciò lo rende adatto alle catene di fornitura globali di semiconduttori, fondamentali per i produttori dell’area APAC che si rivolgono ai mercati europei e americani.

Tipo di materiale semiconduttore	Sfida di pulizia del nucleo	Soluzione corrispondente (Yuanan Chemtech)
3a generazione: SiC (8/12 pollici)	Residui di cera e uniformità del centro del bordo	Detergente anticorrosione (pH 6,5±0,5) e formula a bassa tensione superficiale
3a generazione: GaN	Difetti di posti vacanti Ga-O/Ga-N	Fluido detergente neutro, non abrasivo
4a generazione: Antimonidi	Corrosione dei cristalli fragili	Detergente delicato e penetrante (penetrazione di 3-5 minuti)

(2) Direzione 2: Formule ad alta penetrazione per l'uniformità

Per risolvere i problemi di uniformità dei wafer di grandi dimensioni è necessario che i liquidi detergenti penetrino uniformemente sulla superficie del wafer, compresi bordi e scanalature. La soluzione detergente di Shenzhen Yuanan Technology utilizza una formula a bassa tensione superficiale (≤25 mN/m), che può penetrare nelle cavità e nei bordi dei wafer entro 3-5 minuti (secondo i dati di test interni del laboratorio di Shenzhen Yuanan Technology). Questa prestazione è stata convalidata attraverso test di compatibilità con le macchine per la pulizia multicamera di Han's Semiconductor.

Uno studio di un caso cliente del 2025 ha dimostrato che questa capacità di penetrazione ha ridotto la differenza di residuo tra il bordo e il centro dei wafer da 12 pollici a meno di 0,05 μm, migliorando la resa del 7% rispetto ai detergenti tradizionali.

Dimensione del wafer	Problema comune di pulizia	Vantaggio della soluzione (rispetto ai detergenti tradizionali)
SiC da 8 pollici	Accumulo di residui sui bordi	Tasso di rimozione della cera del 99,9% e nessuna corrosione superficiale
SiC da 12 pollici	Spazio tra bordo e centro >0,5μm	Variazione del residuo <0,05μm e miglioramento della resa del 7%.

(3) Direzione 3: pulizia in loco per l'integrazione del processo

In linea con le tendenze delle apparecchiature di Xinkailai e Han's Semiconductor, le soluzioni di pulizia devono supportare il 'funzionamento in loco senza disassemblaggio del wafer'. La soluzione di pulizia di Shenzhen Yuanan Technology può essere utilizzata manualmente o semiautomaticamente in loco: applicata direttamente dopo il taglio o l'incisione laser, riduce i tempi di processo del 30% rispetto alla 'pulizia fuori sede'.

Un laboratorio di ricerca e sviluppo di semiconduttori di quarta generazione a Shenzhen ha riferito che questa capacità in loco 'elimina i danni ai wafer durante il trasporto e garantisce una pulizia tempestiva, fondamentale per i test sui materiali a ritmo serrato'.

4. Prospettive future: tecnologia di pulizia dei semiconduttori (2026-2030)

Sulla base degli approfondimenti di WESEMIBAY 2025, la tecnologia di pulizia dei semiconduttori si evolverà in tre direzioni chiave nei prossimi cinque anni:

1. Pulizia a livello atomico : man mano che le dimensioni dei transistor si riducono a 2 nm e inferiori, la pulizia dovrà rimuovere le particelle inferiori a 10 nm, richiedendo innovazioni nel rilevamento e nella rimozione dei residui su scala nanometrica.

2. Formule ecologiche : i requisiti ESG (ambientali, sociali e di governance) globali (ad esempio, la strategia dell'UE sulle sostanze chimiche sostenibili) stimoleranno la domanda di soluzioni detergenti biodegradabili e a basso contenuto di COV (composti organici volatili).

3. Integrazione intelligente : i sistemi di pulizia basati sull’intelligenza artificiale diventeranno mainstream, regolando i parametri in tempo reale in base al materiale del wafer e ai dati delle apparecchiature per ridurre l’errore umano.

Per Shenzhen Yuanan Technology, continueremo a concentrarci sulla ricerca e sviluppo per le tecnologie di pulizia dei semiconduttori di terza e quarta generazione, con l'intenzione di lanciare una soluzione di pulizia completamente automatizzata per wafer SiC da 12 pollici nel 2026. Il nostro obiettivo è supportare il passaggio dell'industria globale dei semiconduttori verso materiali avanzati garantendo al contempo resa, affidabilità e conformità.

Quali sfide di pulizia dei semiconduttori di terza/quarta generazione si trova ad affrontare il tuo team? Per i vostri materiali semiconduttori specifici, contattaci per personalizzare una soluzione detergente anticorrosione e richiedere un campione gratuito.

---

Domande frequenti (FAQ)

D1 : Cosa rende fondamentale la pulizia di precisione per i semiconduttori di terza/quarta generazione (SiC/GaN/antimonidi)?

R :  Il SiC/GaN di terza generazione e gli antimonidi di quarta generazione presentano vulnerabilità materiali uniche: il SiC è soggetto a difetti superficiali dovuti a solventi aggressivi, mentre le fragili strutture cristalline degli antimonidi si corrodono facilmente. I detergenti tradizionali spesso lasciano residui di cera (causando cali di resa) o danneggiano le superfici (riducendo la durata del dispositivo). La pulizia di precisione risolve questo problema bilanciando la rimozione senza residui (ad esempio, rimozione della cera del 99,9% su SiC da 8 pollici) e la protezione del materiale (formule a pH neutro 6,5±0,5), come convalidato al WESEMIBAY 2025 dagli approfondimenti dello stand del National 3rd Gen Semiconductor Innovation Center.

D2 : La soluzione detergente anticorrosione funziona sia per i wafer SiC da 8 pollici che per i wafer antimonide di quarta generazione?

R : Sì. La nostra soluzione è progettata per la compatibilità multi-materiale: testata per pulire in modo sicuro il SiC da 8 pollici (in linea con le tendenze di produzione da 8+12 pollici di CR Micro presso WESEMIBAY) e antimonidi di quarta generazione (in linea con l'attenzione alla ricerca e sviluppo di quarta generazione del laboratorio Shenzhen Pinghu). Secondo i dati di laboratorio interni, penetra nelle cavità dei wafer in 3-5 minuti (più velocemente della media del settore di 10-15 minuti) ed evita difetti Ga-O/Ga-N, rendendolo adatto sia per i semiconduttori di terza generazione prodotti in serie che per quelli emergenti di quarta generazione.

D3 : In che modo la soluzione detergente risolve i problemi di uniformità per i wafer di grandi dimensioni da 12 pollici?

R : I wafer di grandi dimensioni da 12 pollici presentano problemi di pulizia del bordo-centro (un punto dolente evidenziato da Han's Semiconductor al WESEMIBAY 2025). La nostra soluzione utilizza una formula a bassa tensione superficiale (≤25 mN/m) per garantire una penetrazione uniforme attraverso l'intero wafer. Uno studio di un caso cliente del 2025 ha dimostrato che riduce la variazione dei residui dal centro al bordo a <0,05 μm, riducendo le perdite di rendimento del 7% rispetto ai tradizionali pulitori batch. Si integra inoltre con macchine di pulizia multicamera (come il modello a 4 camere di Han's Semiconductor) per flussi di lavoro di produzione senza interruzioni.

Q4 : La tua soluzione detergente è conforme agli standard globali (ad esempio, EU REACH, RoHS) per i mercati di esportazione?

R : Assolutamente. Per supportare i produttori dell’area APAC che mirano ai mercati europei e americani (una tendenza chiave di WESEMIBAY 2025), la nostra soluzione soddisfa:

• Regolamento REACH UE (CE) n. 1907/2006 (incluso l'ultimo elenco di 235 sostanze SVHC, aggiornato a ottobre 2025);

• Direttive RoHS (nessun metallo pesante o COV soggetti a restrizioni);

• Standard del settore SEMI per la pulizia dei semiconduttori.

Questa conformità è stata un punto chiave nelle discussioni con gli acquirenti esteri nei forum di esportazione 'Made in China' di WESEMIBAY.

D5 : In che modo la pulizia in loco migliora l'efficienza del taglio dei lingotti SiC (secondo la demo WESEMIBAY di Han's Semiconductor)?

R : L'affettatrice per lingotti SiC di Han's Semiconductor (presentata al WESEMIBAY) richiede la pulizia post-affettatura senza smontaggio per evitare danni ai wafer. La nostra soluzione consente l'uso in loco, manuale/semi-automatizzato: applicata direttamente dopo l'affettatura, elimina la necessità di trasportare i wafer presso strutture di pulizia fuori sede. Ciò riduce i tempi di processo del 30% (secondo il feedback di un laboratorio di ricerca e sviluppo di quarta generazione di Shenzhen) e riduce i difetti legati al trasporto, allineandosi con la tendenza delle apparecchiature di 'produzione integrata' di WESEMIBAY.