2025 WESEMIBAY Insights: 3rd/4th Gen Semiconductor Trends at Precision Cleaning

Panimula

Ang 2nd Bay Area Semiconductor Industry Ecology Expo (WESEMIBAY 2025) ay ginanap sa Shenzhen Convention and Exhibition Center (Futian) mula Oktubre 15 hanggang 17, 2025. Sumasaklaw sa mahigit 60,000 metro kuwadrado, ang expo ay umakit ng higit sa 600 nangungunang negosyo at institusyon mula sa mahigit 20+ na mga bansa, 0. Sa ilalim ng temang 'Semiconductor Empowers the Future, Innovation Builds the Ecology,' dalawang transformative trend ang lumitaw: accelerated mass production ng 3rd-generation semiconductors (SiC/GaN) at ang paglipat ng 4th-generation na materyales (gallium antimonide, indium antimonide) mula sa R&D patungo sa validation ng application.

Gayunpaman, ang mga pagsulong na ito ay nagdadala ng isang kritikal ngunit hindi pa natutugunan na hamon: ang mga tradisyonal na proseso ng paglilinis ay nahihirapang balansehin ang 'pag-aalis ng nalalabi' at 'proteksyon sa materyal.' Halimbawa, ang mga malupit na solvent ay kadalasang nakakasira ng 4th-gen semiconductors, habang ang hindi kumpletong pag-alis ng bonding wax sa 8-inch na SiC wafer ay direktang nagpapababa ng ani. Sinusuri ng artikulong ito ang mga pangunahing trend ng industriya mula sa WESEMIBAY 2025, tinutuklas kung paano tinutugunan ng mga teknolohiya ng tumpak na paglilinis ang mga punto ng paghihirap na ito, at isinasama ang mga insight sa on-site na expo at data ng teknikal na pagpapatunay.

1. Mga Pangunahing Trend na Inihayag sa WESEMIBAY 2025

(1) Trend 1: 8-Inch SiC/GaN Wafers Pumapasok sa Kritikal na Yugto ng Mass Production

Ang WESEMIBAY 2025 ay malinaw na naghudyat ng pagbabago sa 3rd-generation semiconductors mula sa '6-inch dominance' patungo sa '8-inch scale-up.' Ang National Center of Technology Innovation for Wide BandGap Semiconductors (Shenzhen) ay nagpakita ng 8-inch na SiC/GaN na pilot platform nito sa expo, na may 'Galium-processing na dapat iwasan ang mga materyales sa 'Wet gal-xy na nagsasabi: mga depekto sa bakanteng gallium-nitrogen (Ga-N) upang matiyak ang pagiging maaasahan ng device'—isang pahayag na direktang nagha-highlight sa pangangailangan para sa mas banayad, mas tumpak na mga solusyon sa paglilinis.

Kinumpirma pa ng CR Micro (China Resources Microelectronics) ang trend na ito sa pamamagitan ng pagpapakita ng mga 8-inch na wafer, na may signage na nakasaad: 'Nag-aalok kami ng 8+12-inch na wafer manufacturing services, na nakatuon sa mga power device para sa mga bagong sasakyang pang-enerhiya.' Ayon sa mga pagtataya ng industriya para sa 2025 , ang pandaigdigang merkado ng SiC wafer ay makakakita ng makabuluhang paglaki, na may 8-inch na wafer na pagpapadala na higit na 30% na kumikita sa kabuuang 5% na pagpapadala ng wafer. 2024. Ang paglago na ito ay naaayon sa dynamics ng industriya, gaya ng Wolfspeed at Infineon na nagpapabilis ng 8-inch na pagpapalawak ng kapasidad.

Ang paglipat sa mas malalaking wafer ay lumilikha ng isang pangunahing pangangailangan: pare-parehong paglilinis sa buong ibabaw ng wafer. Bawat on-site na teknikal na talakayan kasama ang mga inhinyero ng CR Micro booth, 'Ang natitirang pagkakaiba na 0.1μm lang sa pagitan ng gilid at gitna ng 8-12-pulgadang mga wafer ay makakabawas sa ani ng 5-8%.'

(2) Trend 2: Lumipat ang 4th-Gen Semiconductors mula sa R&D patungo sa Pagsubok sa Application

Habang ang 3rd-gen semiconductors ay nananatiling pangunahing batayan ng kasalukuyang produksyon, ang mga 4th-gen na materyales ay lumitaw bilang isang 'nakatagong highlight' sa WESEMIBAY 2025. Ang National Center of Technology Innovation para sa Wide BandGap Semiconductors (Shenzhen) ay tahasang nakalista ng 'antimonide device' at 'gallium oxide' bilang key na R&MateryalD4's epitaxy'D4. & Mga Device' na seksyon. Ipinaliwanag ng mga eksperto sa booth: 'Nangunguna ang mga antimonides sa mga low-power, high-frequency na mga application para sa aerospace at 6G, ngunit ang kanilang marupok na kristal na istraktura ay ginagawang lubhang madaling kapitan sa solvent corrosion.'

Ipinahayag ito ng Shenzhen Pinghu Laboratory sa pamamagitan ng pagpapakita ng 8-pulgadang Si-based na GaN na low-voltage na wafer, na may mga label ng produkto na nagsasaad ng: 'Ang pagpoproseso ng wafer ng 4th-gen sa hinaharap ay mangangailangan ng 'protective cleaning solutions' na nag-aalis ng bonding wax nang hindi nakakasira ng mga ultra-wide bandgap na materyales.' Ang demand na ito ay naaayon sa mga pagtataya ng industriya para sa makabuluhang paglago sa 2025 taon ng proyekto, kung saan ang proyekto ay 2025 taon. 4th-gen semiconductor na materyales, na hinimok ng mga pangangailangan mula sa mga espesyalidad na sektor ng electronics.

(3) Trend 3: Ang Mga Proseso ng Paglilinis ay Dapat Iayon sa Advanced na Pagbabago ng Kagamitan

Binibigyang-diin ng inobasyon sa mga kagamitan sa pagmamanupaktura ng semiconductor sa WESEMIBAY 2025 ang pangangailangan para sa 'mga pinagsama-samang solusyon sa paglilinis.' Ang Xinkailai (isang nangungunang tagagawa ng domestic equipment) ay nag-play ng pampromosyong video sa booth nito, na nagsasabing: 'Bawat data ng teknikal na demonstrasyon sa video na pang-promosyon ng booth ng Xinkailai, ang mga residue ng nanoscale pagkatapos ng mataas na pagkakatulad na pag-ukit ng mga metal na transistors para sa mga maliliit na transistors ay maaaring tumaas para sa mataas na pagkakapareho. 10-15%.' Binigyang-diin din ng video na ang paglilinis ay dapat isabay sa etching at thin-film deposition upang maiwasan ang cross-contamination.

Pinatunayan pa ng Han's Semiconductor ang trend na ito sa pamamagitan ng pagpapakita nito ng 'SiC Ingot Laser Slicing & Thinning Integrated Machine.' Alinsunod sa mga teknikal na detalye na naka-label sa kagamitan ng Han's Semiconductor, ang makina ay 'nangangailangan ng on-site na paglilinis pagkatapos ng paghiwa, walang wafer disassembly, upang mapabuti ang kahusayan.' Ang standard cleaning machine nito ay idinisenyo upang 'mahusay na'—4 na nilagyan ng hanggang sa 'paglilinis' 2-12-inch na mga wafer at tiyaking pare-pareho ang pag-alis ng nalalabi,' ayon sa staff ng booth.

Ang mga pag-unlad na ito ay nagpapatunay ng isang malinaw na trend: ang paglilinis ay hindi na isang independiyenteng hakbang ngunit isang pangunahing bahagi ng pinagsama-samang mga proseso ng pagmamanupaktura ng semiconductor.

2. 3 Mga Pangunahing Hamon sa Paglilinis sa Semiconductor Manufacturing

Kasama ng mga talakayan sa mga tagagawa ng chip at mga supplier ng kagamitan sa eksibisyon, ang mga uso sa itaas ay isinasalin sa tatlong mga punto ng masakit na paglilinis:

(1) Hamon 1: Multi-Material Compatibility

Ang 3rd-gen SiC/GaN at 4th-gen antimonides ay may malaking magkakaibang mga kemikal na katatagan. Ang isang solvent na epektibo para sa SiC ay maaaring mag-ukit ng mga antimonides, habang ang isang banayad na solusyon para sa antimonides ay kadalasang nag-iiwan ng mga latak ng waks sa SiC. Ibinahagi ng mga inhinyero sa National 3rd Gen Semiconductor Innovation Center: 'Nakakita kami ng mga kaso kung saan ang mga generic na tagapaglinis ay nagdudulot ng mga depekto sa Ga-O sa mga wafer ng GaN, na nagpapababa ng tagal ng device ng 30%.'

Kinumpirma rin ng pampromosyong video ng Xinkailai ang isyung ito—ang hindi naalis na mga post-etch residues ay maaaring makompromiso ang kasunod na thin-film deposition na kalidad, na humahantong sa mas mataas na resistensya sa interface.

(2) Hamon 2: Pagkakapareho ng Paglilinis para sa Mga Malalaking Laki na Wafer

Habang nagiging mainstream ang 8-12-inch na mga wafer, ang pagkakapareho ng paglilinis ay naging isang kritikal na kadahilanan sa ani. Bawat on-site na teknikal na talakayan sa mga inhinyero ng CR Micro booth, 'Ang pagkakaiba sa paglilinis na 0.5μm sa pagitan ng gilid at gitna ng 12-pulgadang mga wafer ay maaaring magbawas ng ani ng 8-10%.' Napansin ng pangkat ng kagamitan sa paglilinis sa Han's Semiconductor na ang mga tradisyunal na sistema ng paglilinis ng batch ay nagpupumilit na mapanatili ang matatag na presyon at konsentrasyon ng kemikal sa mga ibabaw ng malaking wafer, na kadalasang nagreresulta sa mga makapal na ibabaw ng wafer, na kadalasang nagreresulta nalalabi sa gitna.'

(3) Hamon 3: Precision Cleaning para sa Advanced na Packaging

Ang Chiplet & Advanced Packaging Zone (host ng SiChip Technology) ay nagpakita ng 2.5D/3D stacked chips. Alinsunod sa mga label sa mga exhibit sa Chiplet Zone ng SiChip, ang 'Makitid na agwat sa pagitan ng magkakaibang mga dies (kasing liit ng 5μm) ay nakakabit ng bonding wax, na hindi maaabot ng mga tradisyunal na solusyon sa paglilinis—na nakakaapekto sa interconnect na performance.' Idinagdag ng mga inhinyero ng SiChip: 'Mga nalalabi sa Through-Silicon Via (TSV) na mga istraktura ay maaaring magdulot ng precision cleaning' na mga mahahalagang circuit para sa advanced na paggawa ng mga short circuit, ang mga advanced na paggawa ng mga advanced na paglilinis ng packaging.

3. Mga Direksyon ng Innovation para sa Precision Cleaning

Upang matugunan ang mga hamong ito, itinampok ng WESEMIBAY 2025 ang tatlong pangunahing direksyon ng pagbabago para sa tumpak na mga teknolohiya sa paglilinis—sinusuportahan ng on-site testing data at feedback ng customer:

(1) Direksyon 1: Mga Formula na Walang Kaagnasan para sa Multi-Material na Compatibility

Ang pagprotekta sa marupok na 4th-gen na materyales habang ang pag-aalis ng mga nalalabi mula sa 3rd-gen semiconductors ay nangangailangan ng neutral at hindi abrasive na mga solusyon sa paglilinis. Halimbawa, ang solusyon sa paglilinis na walang kaagnasan ng Shenzhen Yuanan Technology (unang ginawa para sa mga ceramic anilox roll ngunit napatunayan para sa mga semiconductor application) ay may pH na 6.5±0.5—bawat in-house na data ng pagsubok mula sa laboratoryo ng Shenzhen Yuanan Technology. Iniiwasan ng neutral na formula na ito ang mga depekto ng Ga-O/Ga-N sa mga wafer ng GaN habang epektibong inaalis ang bonding wax mula sa SiC at antimonides.

Ang data ng pagsubok mula sa isang domestic SiC wafer manufacturer ay nagpakita na ang solusyon na ito ay nakamit ang 99.9% na pag-alis ng waks sa 8-inch na SiC na mga wafer na walang nakikitang corrosion sa ibabaw. Bukod pa rito, ang produkto ay sumusunod sa EU REACH Regulation (EC) No 1907/2006 at ang pinakabagong Candidate List of Substances of Very High Concern (SVHC)—na may kabuuang 235 substance noong Oktubre 2025—pati na rin ang mga direktiba ng RoHS. Ginagawa nitong angkop para sa mga pandaigdigang supply chain ng semiconductor, kritikal para sa mga tagagawa ng APAC na nagta-target sa mga merkado sa Europa at Amerika.

Uri ng Materyal na Semiconductor	Pangunahing Hamon sa Paglilinis	Matching Solution (Yuanan Chemtech)
3rd Gen - SiC (8/12-inch)	Nalalabi ng waks at pagkakapareho ng gilid-gitna	Panlinis na walang kaagnasan (pH 6.5±0.5) at formula ng low surface tension
3rd Gen - GaN	Mga depekto sa bakante sa Ga-O/Ga-N	Neutral, hindi nakasasakit na likido sa paglilinis
4th Gen - Antimonides	Marupok na kaagnasan ng kristal	Gentle penetrating cleaner (3-5 mins penetration)

(2) Direksyon 2: High-Penetration Formula para sa Uniformity

Ang paglutas ng mga isyu sa pagkakapareho para sa malalaking wafer ay nangangailangan ng mga likidong panlinis na tumagos nang pantay-pantay sa ibabaw ng wafer—kabilang ang mga gilid at mga uka. Gumagamit ang solusyon sa paglilinis ng Shenzhen Yuanan Technology ng low surface tension formula (≤25 mN/m), na maaaring tumagos sa mga wafer cavity at mga gilid sa loob ng 3-5 minuto (bawat in-house na data ng pagsubok mula sa laboratoryo ng Shenzhen Yuanan Technology). Ang performance na ito ay napatunayan sa pamamagitan ng compatibility testing sa mga multi-chamber cleaning machine ng Han's Semiconductor.

Ang isang pag-aaral sa kaso ng customer noong 2025 ay nagpakita na ang kakayahan sa pagtagos na ito ay nagpababa sa natitirang pagkakaiba sa pagitan ng gilid at gitna ng 12-pulgadang mga wafer sa mas mababa sa 0.05μm, na nagpapataas ng ani ng 7% kumpara sa mga tradisyonal na panlinis.

Laki ng Wafer	Karaniwang Isyu sa Paglilinis	Kalamangan ng Solusyon (kumpara sa Mga Tradisyunal na Tagapaglinis)
8-pulgada na SiC	Nalalabi sa gilid	99.9% rate ng pag-alis ng wax at walang surface corrosion
12-pulgada na SiC	>0.5μm gilid-gitna na agwat	Variation ng nalalabi <0.05μm at 7% na pagpapabuti ng ani

(3) Direksyon 3: On-Site na Paglilinis para sa Pagsasama ng Proseso

Alinsunod sa mga uso sa kagamitan mula sa Xinkailai at Han's Semiconductor, ang mga solusyon sa paglilinis ay dapat na sumusuporta sa 'on-site na operasyon nang walang wafer disassembly.' Ang solusyon sa paglilinis ng Shenzhen Yuanan Technology ay maaaring gamitin nang manu-mano o semi-awtomatikong on-site: direktang inilapat pagkatapos ng laser slicing o etching, binabawasan nito ang oras ng proseso ng 30% kumpara sa \'off-site na paglilinis.

Iniulat ng isang 4th-gen semiconductor R&D laboratory sa Shenzhen na ang on-site na kakayahan na ito ay 'nag-aalis ng pinsala sa wafer sa panahon ng transportasyon at nagsisiguro ng napapanahong paglilinis—na mahalaga para sa mabilis na pagsubok ng materyal.'

4. Pananaw sa Hinaharap: Semiconductor Cleaning Technology (2026-2030)

Batay sa mga insight mula sa WESEMIBAY 2025, ang teknolohiya ng paglilinis ng semiconductor ay magbabago sa tatlong pangunahing direksyon sa susunod na limang taon:

1. Atomic-Level Cleanliness : Habang lumiliit ang mga laki ng transistor sa 2nm at mas mababa, ang paglilinis ay kailangang mag-alis ng mga sub-10nm na particle—na nangangailangan ng mga inobasyon sa nanoscale residue detection at pagtanggal.

2. Mga Eco-Friendly na Formula : Ang mga kinakailangan sa pandaigdigang ESG (Environmental, Social, Governance) (hal., Sustainable Chemicals Strategy ng EU) ay magdadala ng pangangailangan para sa nabubulok, mababang VOC (Volatile Organic Compound) na mga solusyon sa paglilinis.

3. Smart Integration : Ang mga sistema ng paglilinis na pinapagana ng AI ay magiging mainstream, pagsasaayos ng mga parameter sa real time batay sa data ng wafer na materyal at kagamitan upang mabawasan ang error ng tao.

Para sa Shenzhen Yuanan Technology, patuloy kaming magtutuon ng pansin sa R&D para sa 3rd/4th-gen na mga teknolohiya sa paglilinis ng semiconductor—na may mga planong maglunsad ng ganap na automated na solusyon sa paglilinis para sa 12-pulgadang SiC wafer sa 2026. Ang layunin namin ay suportahan ang paglipat ng industriya ng pandaigdigang semiconductor sa mga advanced na materyales habang tinitiyak ang ani, at pagiging maaasahan.

Anong 3rd/4th-gen na mga hamon sa paglilinis ng semiconductor ang kinakaharap ng iyong team? Para sa iyong partikular na semiconductor na materyales, makipag-ugnayan sa amin para mag-customize ng solusyon sa paglilinis na walang kaagnasan at humiling ng libreng sample.

---

Mga Madalas Itanong (FAQ)

Q1 : Ano ang dahilan kung bakit mahalaga ang tumpak na paglilinis para sa 3rd/4th-gen semiconductors (SiC/GaN/antimonides)?

A :  Ang 3rd-gen SiC/GaN at 4th-gen antimonides ay may mga natatanging materyal na kahinaan: Ang SiC ay madaling kapitan ng mga depekto sa ibabaw mula sa malupit na solvents, habang ang marupok na kristal na istruktura ng antimonides ay madaling nabubulok. Ang mga tradisyunal na tagapaglinis ay kadalasang nag-iiwan ng mga latak ng waks (nagdudulot ng pagbaba ng ani) o pagkasira ng mga ibabaw (pagpapaikli ng buhay ng device). Niresolba ito ng tumpak na paglilinis sa pamamagitan ng pagbabalanse ng walang nalalabi na pag-alis (hal., 99.9% na pag-alis ng wax sa 8-inch SiC) at proteksyon ng materyal (mga neutral na pH 6.5±0.5 na formula), gaya ng na-validate sa WESEMIBAY 2025 ng mga insight sa booth ng National 3rd Gen Semiconductor Innovation Center.

Q2 : Gumagana ba ang iyong solusyon sa paglilinis na walang kaagnasan para sa parehong 8-inch SiC at 4th-gen antimonide wafers?

A : Oo. Ang aming solusyon ay idinisenyo para sa multi-materyal na compatibility—nasubok upang ligtas na linisin ang 8-inch SiC (nakaayon sa 8+12-inch production trend ng CR Micro sa WESEMIBAY) at 4th-gen antimonides (tumutugma sa Shenzhen Pinghu Laboratory's 4th-gen R&D focus). Bawat in-house na data ng lab, pumapasok ito sa mga wafer cavity sa loob ng 3–5 minuto (mas mabilis kaysa sa mga average ng industriya na 10–15 minuto) at iniiwasan ang mga depekto ng Ga-O/Ga-N, na ginagawa itong angkop para sa parehong mass-produce na 3rd-gen at umuusbong na 4th-gen semiconductors.

Q3 : Paano tinutugunan ng iyong solusyon sa paglilinis ang mga isyu sa pagkakapareho para sa malalaking 12-pulgadang wafer?

A : Ang malalaking 12-inch na wafer ay nakikipaglaban sa mga pagkakaiba sa paglilinis sa gilid-gitna (isang punto ng sakit na na-highlight ng Han's Semiconductor sa WESEMIBAY 2025). Gumagamit ang aming solusyon ng low surface tension formula (≤25 mN/m) para matiyak ang pantay na pagtagos sa buong wafer. Ipinakita ng isang pag-aaral sa kaso ng customer noong 2025 na binabawasan nito ang edge-center residue variation sa <0.05μm—pagbawas ng yield losses ng 7% kumpara sa mga tradisyunal na batch cleaner. Sumasama rin ito sa mga multi-chamber cleaning machine (tulad ng 4-chamber model ng Han's Semiconductor) para sa tuluy-tuloy na mga daloy ng trabaho sa produksyon.

Q4 : Ang iyong solusyon sa paglilinis ay sumusunod sa mga pandaigdigang pamantayan (hal., EU REACH, RoHS) para sa mga export market?

A : Talagang. Para suportahan ang mga manufacturer ng APAC na nagta-target sa mga European at American market (isang pangunahing trend ng WESEMIBAY 2025), natutugunan ng aming solusyon ang:

• EU REACH Regulation (EC) No 1907/2006 (kabilang ang pinakabagong 235-substance na listahan ng SVHC, na-update Okt 2025);

• Mga direktiba ng RoHS (walang mabibigat na metal o pinaghihigpitang VOC);

• Mga pamantayan sa industriya ng SEMI para sa paglilinis ng semiconductor.

Ang pagsunod na ito ay isang pangunahing pokus sa mga talakayan sa mga mamimili sa ibang bansa sa WESEMIBAY's 'Made in China' export forums.

Q5 : Paano nagpapabuti ang on-site na paglilinis sa kahusayan para sa SiC ingot slicing (bawat demo ng WESEMIBAY ng Han's Semiconductor)?

A : Ang Han's Semiconductor's SiC ingot slicing machine (ipinakita sa WESEMIBAY) ay nangangailangan ng post-slicing na paglilinis nang walang disassembly upang maiwasan ang pagkasira ng wafer. Ang aming solusyon ay nagbibigay-daan sa on-site, manual/semi-automated na paggamit—direktang inilapat pagkatapos ng paghiwa, inaalis nito ang pangangailangang maghatid ng mga wafer sa mga pasilidad sa paglilinis sa labas ng lugar. Binabawasan nito ang oras ng proseso ng 30% (bawat feedback ng Shenzhen 4th-gen R&D lab) at binabawasan ang mga depektong nauugnay sa transportasyon, na umaayon sa trend ng kagamitan na 'integrated manufacturing' ng WESEMIBAY.