សេចក្តីផ្តើម
ពិព័រណ៍បរិស្ថានវិទ្យាឧស្សាហកម្មតំបន់ឆ្នេរសមុទ្រលើកទី 2 (WESEMIBAY 2025) បានធ្វើឡើងនៅមជ្ឈមណ្ឌលសន្និបាត និងពិព័រណ៍ទីក្រុង Shenzhen (Futian) ចាប់ពីថ្ងៃទី 15 ដល់ថ្ងៃទី 17 ខែតុលា ឆ្នាំ 2025។ គ្របដណ្តប់លើផ្ទៃដីជាង 60,000 ម៉ែត្រការ៉េ ពិព័រណ៍នេះបានទាក់ទាញសហគ្រាស និងស្ថាប័នឈានមុខជាង 600 មកពី 20,00+ ប្រទេស។ ក្រោមប្រធានបទ 'Semiconductor Empowers the Future, Innovation Build the Ecology' និន្នាការបំប្លែងចំនួនពីរបានលេចចេញមក៖ ការបង្កើនល្បឿននៃការផលិតសារធាតុ semiconductors ជំនាន់ទី 3 (SiC/GaN) និងការផ្លាស់ប្តូរសម្ភារៈជំនាន់ទី 4 (gallium antimonide, indium antimonide) ពី R.
ទោះជាយ៉ាងណាក៏ដោយ ភាពជឿនលឿនទាំងនេះនាំមកនូវបញ្ហាប្រឈមដ៏សំខាន់ដែលមិនទាន់ដោះស្រាយនៅឡើយ៖ ដំណើរការសម្អាតបែបប្រពៃណី តស៊ូដើម្បីរក្សាតុល្យភាព 'ការយកចេញនូវសំណល់' និង 'ការការពារសម្ភារៈ។' ឧទាហរណ៍ សារធាតុរំលាយរឹងតែងតែបំផ្លាញសារធាតុ semiconductors ជំនាន់ទី 4 ខណៈពេលដែលការយកចេញនូវក្រមួនមិនពេញលេញនៅលើ wafers SiC 8 អ៊ីញកាត់បន្ថយទិន្នផលដោយផ្ទាល់។ អត្ថបទនេះវិភាគនិន្នាការឧស្សាហកម្មសំខាន់ៗពី WESEMIBAY 2025 ស្វែងយល់ពីរបៀបដែលបច្ចេកវិទ្យាសម្អាតភាពជាក់លាក់ដោះស្រាយចំណុចឈឺចាប់ទាំងនេះ និងរួមបញ្ចូលការយល់ដឹងអំពីពិព័រណ៍នៅលើគេហទំព័រ និងទិន្នន័យសុពលភាពបច្ចេកទេស។
ទីកន្លែងនៃ WESEMIbay 2025
ច្រកចូលសាលតាំងពិពណ៌
វិមានមួយ។
1. និន្នាការសំខាន់ៗត្រូវបានបង្ហាញនៅ WESEMIBAY 2025
(1) និន្នាការ 1: 8-Inch SiC/GaN Wafers ចូលទៅក្នុងដំណាក់កាលសំខាន់នៃផលិតកម្មដ៏ធំ
WESEMIBAY ឆ្នាំ 2025 បានបង្ហាញសញ្ញាយ៉ាងច្បាស់អំពីការផ្លាស់ប្តូរនៅក្នុង semiconductors ជំនាន់ទី 3 ពី '6-inch dominance' ទៅជា '8-inch scale-up។' National Center of Technology Innovation for Wide BandGap Semiconductors (Shenzhen) បានបង្ហាញនូវ 8-inch SiC/GaN pilot platform របស់ខ្លួននៅក្នុងកម្មវិធីតាំងពិពណ៌។ gallium-oxygen (Ga-O) និង gallium-nitrogen (Ga-N) ខ្វះចន្លោះ ដើម្បីធានាបាននូវភាពជឿជាក់របស់ឧបករណ៍'—សេចក្តីថ្លែងការណ៍ដែលគូសបញ្ជាក់ដោយផ្ទាល់នូវតម្រូវការសម្រាប់ដំណោះស្រាយសម្អាតដ៏ទន់ភ្លន់ និងច្បាស់លាស់ជាងមុន។
CR Micro (China Resources Microelectronics) បានបញ្ជាក់បន្ថែមអំពីនិន្នាការនេះដោយបង្ហាញ wafers ទំហំ 8 អ៊ីង ដោយមានស្លាកសញ្ញាសម្គាល់ថា 'យើងផ្តល់ជូននូវសេវាកម្មផលិត wafer ទំហំ 8+12' ដោយផ្តោតលើឧបករណ៍ថាមពលសម្រាប់រថយន្តថាមពលថ្មី។' យោងតាម ការព្យាករណ៍ឧស្សាហកម្មសម្រាប់ឆ្នាំ 2025 ទីផ្សារ SiC wafer សកលនឹងឃើញមានកំណើនគួរឱ្យកត់សម្គាល់ដែលមានចំនួនសរុប 8-0 ។ បរិមាណ - កើនឡើងទ្វេដងពី 15% ក្នុងឆ្នាំ 2024 ។ កំណើននេះស្របតាមសក្ដានុពលនៃឧស្សាហកម្មដូចជា Wolfspeed និង Infineon ដែលបង្កើនល្បឿនពង្រីកសមត្ថភាព 8 អ៊ីញ។
ការផ្លាស់ប្តូរទៅ wafers ធំជាងបង្កើតតម្រូវការស្នូលមួយ: ការសម្អាតឯកសណ្ឋាននៅទូទាំងផ្ទៃ wafer ទាំងមូល។ ចំពោះការពិភាក្សាបច្ចេកទេសនៅនឹងកន្លែងជាមួយវិស្វករ CR Micro booth 'ភាពខុសគ្នានៃសំណល់ត្រឹមតែ 0.1μm រវាងគែម និងកណ្តាលនៃ wafers 8-12-inch អាចកាត់បន្ថយទិន្នផលបាន 5-8%'
មជ្ឈមណ្ឌលជាតិនៃការច្នៃប្រឌិតបច្ចេកវិទ្យាសម្រាប់ Wide BandGap Semiconductors (Shenzhen)
ស្តង់របស់ CR Micro
8-inch CR wafers បង្ហាញនៅ WESEMIBAY 2025
(2) និន្នាការទី 2: ទី 4-Gen Semiconductors ផ្លាស់ប្តូរពី R&D ទៅជាការធ្វើតេស្តកម្មវិធី
ខណៈពេលដែល semiconductors ជំនាន់ទី 3 នៅតែជាមេនៃផលិតកម្មនាពេលបច្ចុប្បន្ន សម្ភារៈជំនាន់ទី 4 បានលេចចេញជា 'ការបន្លិចលាក់' នៅ WESEMIBAY 2025។ មជ្ឈមណ្ឌលជាតិនៃការច្នៃប្រឌិតបច្ចេកវិទ្យាសម្រាប់ Wide BandGap Semiconductors (Shenzhen) បានចុះបញ្ជីយ៉ាងច្បាស់ថា 'ឧបករណ៍ប្រឆាំងអុកស៊ីតកម្ម' និង 'gallium' អុកស៊ីតកម្មជាអាទិភាពរបស់វា ផ្នែក 'សម្ភារៈ និងឧបករណ៍ជំនាន់ទី 4' ។ អ្នកជំនាញ Booth បានពន្យល់ថាៈ 'Antimonides ពូកែក្នុងកម្មវិធីប្រេកង់ទាប ថាមពលខ្ពស់សម្រាប់លំហអាកាស និង 6G ប៉ុន្តែរចនាសម្ព័ន្ធគ្រីស្តាល់ដែលផុយស្រួយរបស់វាធ្វើឱ្យពួកគេងាយនឹង corrosion សារធាតុរំលាយ។'
មន្ទីរពិសោធន៍ Shenzhen Pinghu បានបន្ទរវាដោយការដាក់តាំងបង្ហាញ wafers វ៉ុលទាប GaN ទំហំ 8 អ៊ីញដែលមានមូលដ្ឋានលើ Si ដោយមានស្លាកសញ្ញាសម្គាល់ផលិតផល៖ 'ការកែច្នៃ wafer ជំនាន់ទី 4 នាពេលអនាគតនឹងត្រូវការ 'ដំណោះស្រាយសម្អាតការពារ' ដែលយកក្រមួនស្អិតជាប់ដោយមិនធ្វើឱ្យខូចសម្ភារៈ bandgap ជ្រុល។' ឧស្សាហកម្មនេះតម្រូវឱ្យ 2 សំខាន់ សម្រាប់ គម្រោង 2 ។ កំណើនពីមួយឆ្នាំទៅមួយឆ្នាំនៃតម្រូវការសាកល្បងសម្រាប់សម្ភារៈ semiconductor ជំនាន់ទី 4 ដែលជំរុញដោយតម្រូវការពីវិស័យអេឡិចត្រូនិកពិសេស។
មន្ទីរពិសោធន៍ Shenzhen Pinghu នៅ WESEMIBAY 2025
8-inch Si-based wafers GaN
ការណែនាំអំពីវេទិការចនា និងប្រឌិត Sic/GaN ទំហំ 8 អ៊ីញ
(3) និន្នាការទី 3៖ ដំណើរការសម្អាតត្រូវតែតម្រឹមជាមួយនឹងការច្នៃប្រឌិតឧបករណ៍កម្រិតខ្ពស់
ការច្នៃប្រឌិតនៅក្នុងឧបករណ៍ផលិតឧបករណ៍អេឡិចត្រូនិកនៅ WESEMIBAY 2025 បានគូសបញ្ជាក់ពីតម្រូវការសម្រាប់ 'ដំណោះស្រាយសម្អាតរួមបញ្ចូលគ្នា។' Xinkailai (ក្រុមហ៊ុនផលិតឧបករណ៍ក្នុងស្រុកឈានមុខគេ) បានចាក់វីដេអូផ្សព្វផ្សាយនៅស្តង់របស់ខ្លួនដោយបញ្ជាក់ថា៖ 'តាមទិន្នន័យបង្ហាញបច្ចេកទេសនៅក្នុងវីដេអូផ្សព្វផ្សាយស្តង់របស់ Xinkailai សំណល់ nanoscales អាចបង្កើនភាពធន់នឹងលោហៈធាតុខ្ពស់ ដោយ 10-15%' វីដេអូក៏បានសង្កត់ធ្ងន់ថា ការសម្អាតត្រូវតែធ្វើសមកាលកម្មជាមួយនឹងការឆ្លាក់ និងស្រទាប់ស្តើងនៃខ្សែភាពយន្ត ដើម្បីជៀសវាងការចម្លងរោគ។
Semiconductor របស់ Han បានធ្វើឱ្យមានសុពលភាពបន្ថែមទៀតនូវនិន្នាការនេះដោយបង្ហាញ 'SiC Ingot Laser Slicing & Thinning Integrated Machine' របស់វា។' តាមលក្ខណៈបច្ចេកទេសដែលមានស្លាកនៅលើឧបករណ៍របស់ Han's Semiconductor ម៉ាស៊ីន 'ទាមទារការសម្អាតនៅនឹងកន្លែងបន្ទាប់ពីការកាត់ចេញ ដោយមិនមានការរុះរើ wafer ដើម្បីបង្កើនប្រសិទ្ធភាពនៃការសម្អាតម៉ាស៊ីន 4 ដង។' Chambers—ត្រូវបានរចនាឡើងដើម្បី 'សម្របទៅនឹង wafers 2-12-inch និងធានាបាននូវការយកចេញនូវសំណល់ឯកសណ្ឋាន' នេះបើយោងតាមបុគ្គលិកស្តង់។
ការវិវឌ្ឍន៍ទាំងនេះបញ្ជាក់ពីនិន្នាការច្បាស់លាស់៖ ការសម្អាតមិនមែនជាជំហានឯករាជ្យទៀតទេ ប៉ុន្តែជាធាតុផ្សំស្នូលនៃដំណើរការផលិតឧបករណ៍អេឡិចត្រូនិករួមបញ្ចូលគ្នា។
ស្តង់ Xinkailai នៅ WESEMIBAY 2025
ការបង្ហាញបច្ចេកទេសរបស់ Xinkailai
Hans Semiconductor បង្ហាញគំរូម៉ាស៊ីនស្តើង wafer
2. 3 បញ្ហាប្រឈមនៃការសម្អាតស្នូលនៅក្នុងការផលិត Semiconductor
រួមផ្សំជាមួយនឹងការពិភាក្សាជាមួយអ្នកផលិតបន្ទះឈីប និងអ្នកផ្គត់ផ្គង់ឧបករណ៍នៅឯពិព័រណ៍ និន្នាការខាងលើបកប្រែទៅជាចំណុចឈឺចុកចាប់ចំនួនបី៖
(1) ការប្រកួតប្រជែងទី 1: ភាពឆបគ្នានៃពហុសម្ភារៈ
អង់ទីម៉ូនីតជំនាន់ទី 3 SiC/GaN និងទី 4 មានស្ថេរភាពគីមីខុសគ្នាខ្លាំង។ សារធាតុរំលាយដែលមានប្រសិទ្ធភាពសម្រាប់ SiC អាចធ្វើអោយសារធាតុ antimonides រលាយ ខណៈដែលដំណោះស្រាយស្រាលសម្រាប់ antimonides តែងតែទុកសំណល់ក្រមួននៅលើ SiC ។ វិស្វករនៅមជ្ឈមណ្ឌល National 3rd Gen Semiconductor Innovation Center បានចែករំលែកថា៖ 'យើងបានឃើញករណីដែលអ្នកសម្អាតទូទៅបណ្តាលឱ្យខូចមុខងារ Ga-O នៅលើ wafers GaN ដោយកាត់បន្ថយអាយុកាលឧបករណ៍ 30%'
វីដេអូផ្សព្វផ្សាយរបស់ Xinkailai ក៏បានបញ្ជាក់អំពីបញ្ហានេះផងដែរ — សំណល់ក្រោយឆ្លាក់ដែលមិនត្រូវបានដកចេញអាចប៉ះពាល់ដល់គុណភាពនៃខ្សែភាពយន្តស្តើងជាបន្តបន្ទាប់ ដែលនាំឱ្យមានភាពធន់នឹងចំណុចប្រទាក់កាន់តែខ្ពស់។
(2) ការប្រកួតប្រជែងទី 2: ការសម្អាតឯកសណ្ឋានសម្រាប់ Wafers ដែលមានទំហំធំ
នៅពេលដែល wafers 8-12-inch ក្លាយជារឿងសំខាន់ ភាពស្មើគ្នានៃការលាងសម្អាតបានក្លាយជាកត្តាសំខាន់នៃទិន្នផល។ ក្នុងមួយទិន្នន័យពិភាក្សាបច្ចេកទេសនៅនឹងកន្លែងជាមួយវិស្វករ CR Micro booth 'ភាពខុសគ្នានៃការលាងសម្អាត 0.5μm រវាងគែម និងកណ្តាលនៃ wafers 12-inch អាចកាត់បន្ថយទិន្នផលបាន 8-10%' ក្រុមឧបករណ៍សម្អាតនៅ Han's Semiconductor បានកត់សម្គាល់ថាប្រព័ន្ធសម្អាតបណ្តុំប្រពៃណីមានការតស៊ូដើម្បីរក្សាសម្ពាធស្ថិរភាព និងកំហាប់គីមីនៅទូទាំងផ្ទៃ wafer និងលទ្ធផលធំ។ សំណល់លើសនៅកណ្តាល។'
(3) ការប្រកួតប្រជែងទី 3៖ ការសម្អាតភាពជាក់លាក់សម្រាប់ការវេចខ្ចប់កម្រិតខ្ពស់
Chiplet & Advanced Packaging Zone (រៀបចំដោយ SiChip Technology) បានបង្ហាញបន្ទះឈីប 2.5D/3D stacked ។ ក្នុងមួយស្លាកនៅលើការតាំងពិពណ៌នៅ Chiplet Zone របស់ SiChip 'ចន្លោះតូចចង្អៀតរវាង wax ស្អិតជាប់អន្ទាក់ (តូចរហូតដល់ 5μm) ដែលដំណោះស្រាយសម្អាតបែបបុរាណមិនអាចទៅដល់ - ប៉ះពាល់ដល់ដំណើរការតភ្ជាប់គ្នា។' វិស្វករ SiChip បន្ថែមថា 'សំណល់នៅក្នុងសៀគ្វីឆ្លងកាត់ស៊ីលីកុនឆ្លងកាត់ (TSV) ភាពច្បាស់លាស់' រចនាសម្ព័ន្ធសំខាន់ៗអាចបណ្តាលឱ្យមានភាពច្បាស់លាស់។
តំបន់វេចខ្ចប់ Chiplet និងកម្រិតខ្ពស់
ការបង្ហាញកម្មវិធី EDA
ការដាក់តាំងបង្ហាញនៅ Chiplet Zone របស់ SiChip
3. ការណែនាំអំពីការច្នៃប្រឌិតសម្រាប់ការសម្អាតភាពជាក់លាក់
ដើម្បីដោះស្រាយបញ្ហាប្រឈមទាំងនេះ WESEMIBAY 2025 បានគូសបញ្ជាក់ពីទិសដៅច្នៃប្រឌិតសំខាន់ៗចំនួនបីសម្រាប់បច្ចេកវិទ្យាសម្អាតភាពជាក់លាក់ ដែលគាំទ្រដោយទិន្នន័យសាកល្បងនៅនឹងកន្លែង និងមតិកែលម្អរបស់អតិថិជន៖
(1) ទិសដៅទី 1: រូបមន្តគ្មានការច្រេះសម្រាប់ភាពឆបគ្នានៃសម្ភារៈច្រើន។
ការការពារសមា្ភារៈជំនាន់ទី 4 ដែលផុយស្រួយ ខណៈពេលដែលការយកចេញនូវសំណល់ចេញពី semiconductors ជំនាន់ទី 3 ទាមទារដំណោះស្រាយសំអាតអព្យាក្រឹត និងមិនមានសារធាតុសំណឹក។ ជាឧទាហរណ៍ ដំណោះស្រាយសម្អាតមិនច្រេះរបស់ Shenzhen Yuanan Technology (ត្រូវបានបង្កើតឡើងដំបូងសម្រាប់សេរ៉ាមិច anilox rolls ប៉ុន្តែមានសុពលភាពសម្រាប់កម្មវិធី semiconductor) មាន pH 6.5±0.5—ក្នុងមួយទិន្នន័យតេស្តក្នុងផ្ទះពីមន្ទីរពិសោធន៍ Shenzhen Yuanan Technology ។ រូបមន្តអព្យាក្រឹតនេះជៀសវាងពិការភាព Ga-O/Ga-N នៅលើ wafers GaN ខណៈពេលដែលការយកចេញនូវសារធាតុស្អិតពី SiC និង antimonides យ៉ាងមានប្រសិទ្ធភាព។
ការធ្វើតេស្តទិន្នន័យពីក្រុមហ៊ុនផលិត SiC wafer ក្នុងស្រុកបានបង្ហាញថាដំណោះស្រាយនេះសម្រេចបាន 99.9% ការដកក្រមួនចេញនៅលើ wafers SiC ទំហំ 8 អ៊ីងដោយមិនមានការ corrosion លើផ្ទៃ។ លើសពីនេះទៀត ផលិតផលនេះអនុលោមតាម បទប្បញ្ញត្តិ REACH របស់សហភាពអឺរ៉ុប (EC) លេខ 1907/2006 និងបញ្ជីបេក្ខជនចុងក្រោយបំផុតនៃសារធាតុដែលមានការព្រួយបារម្ភខ្ពស់ (SVHC) — សរុបសារធាតុ 235 គិតត្រឹមខែតុលា ឆ្នាំ 2025 — ក៏ដូចជាការណែនាំ RoHS ផងដែរ។ នេះធ្វើឱ្យវាសមរម្យសម្រាប់ខ្សែសង្វាក់ផ្គត់ផ្គង់ semiconductor សកល ដែលមានសារៈសំខាន់សម្រាប់ក្រុមហ៊ុនផលិត APAC ដែលផ្តោតលើទីផ្សារអឺរ៉ុប និងអាមេរិក។
ប្រភេទសម្ភារៈ Semiconductor |
ការប្រកួតសម្អាតស្នូល |
ដំណោះស្រាយផ្គូផ្គង (Yuanan Chemtech) |
ជំនាន់ទី 3 - SiC (8/12 អ៊ីញ) |
សំណល់ក្រមួន និងឯកសណ្ឋានកណ្តាលគែម |
ឧបករណ៍សម្អាតគ្មានការ corrosion (pH 6.5 ± 0.5) និងរូបមន្តភាពតានតឹងផ្ទៃទាប |
ជំនាន់ទី 3 - GaN |
ពិការភាពទំនេរ Ga-O/Ga-N |
វត្ថុរាវសម្អាតអព្យាក្រឹត មិនមែនសំណឹក |
ជំនាន់ទី 4 - Antimonides |
ការ corrosion គ្រីស្តាល់ផុយស្រួយ |
ទឹកស្អាតជ្រាបចូលយ៉ាងទន់ភ្លន់ (3-5 នាទី) |
(2) ទិសដៅទី 2: រូបមន្តជ្រៀតចូលខ្ពស់សម្រាប់ឯកសណ្ឋាន
ការដោះស្រាយបញ្ហាឯកសណ្ឋានសម្រាប់ wafers ធំតម្រូវឱ្យមានការលាងសម្អាតវត្ថុរាវដើម្បីជ្រាបចូលរាបស្មើលើផ្ទៃ wafer រួមទាំងគែមនិងចង្អូរ។ ដំណោះស្រាយសម្អាតរបស់ Shenzhen Yuanan Technology ប្រើរូបមន្តភាពតានតឹងលើផ្ទៃទាប (≤25 mN/m) ដែលអាចជ្រាបចូលទៅក្នុងបែហោងធ្មែញ wafer និងគែមក្នុងរយៈពេល 3-5 នាទី (ក្នុងមួយទិន្នន័យសាកល្បងក្នុងផ្ទះពីមន្ទីរពិសោធន៍ Shenzhen Yuanan Technology)។ ការសម្តែងនេះត្រូវបានផ្ទៀងផ្ទាត់តាមរយៈការធ្វើតេស្តភាពឆបគ្នាជាមួយនឹងម៉ាស៊ីនសម្អាតពហុបន្ទប់របស់ Han's Semiconductor ។
ករណីសិក្សារបស់អតិថិជនឆ្នាំ 2025 បានបង្ហាញថា សមត្ថភាពជ្រៀតចូលនេះបានកាត់បន្ថយភាពខុសគ្នានៃសំណល់រវាងគែម និងកណ្តាលនៃ wafers 12-inch មកតិចជាង 0.05μm ដោយធ្វើអោយប្រសើរឡើងនូវទិន្នផល 7% បើប្រៀបធៀបទៅនឹងអ្នកសម្អាតបែបប្រពៃណី។
ទំហំ Wafer |
បញ្ហាសំអាតទូទៅ |
អត្ថប្រយោជន៍ដំណោះស្រាយ (ទល់នឹងអ្នកសម្អាតបែបបុរាណ) |
8 អ៊ីញ SiC |
ការបង្កើតសំណល់គែម |
អត្រាការកម្ចាត់ជាតិក្រមួន 99.9% និងគ្មានការច្រេះលើផ្ទៃ |
12 អ៊ីញ SiC |
> 0.5μm គម្លាតគែមកណ្តាល |
បំរែបំរួលសំណល់ <0.05μm & 7% ការកែលម្អទិន្នផល |
(3) ទិសដៅទី 3៖ ការសម្អាតនៅនឹងកន្លែងសម្រាប់ការរួមបញ្ចូលដំណើរការ
ការតម្រឹមជាមួយនឹងនិន្នាការឧបករណ៍ពី Xinkailai និង Han's Semiconductor ដំណោះស្រាយការសម្អាតត្រូវតែគាំទ្រ 'ប្រតិបត្តិការនៅនឹងកន្លែងដោយគ្មានការរុះរើ wafer ។' ដំណោះស្រាយសម្អាតរបស់ Shenzhen Yuanan Technology អាចត្រូវបានប្រើដោយដៃ ឬពាក់កណ្តាលស្វ័យប្រវត្តិនៅនឹងកន្លែង៖ អនុវត្តដោយផ្ទាល់បន្ទាប់ពីការកាត់ឡាស៊ែរ ឬ etching វាកាត់បន្ថយពេលវេលាដំណើរការ 30% បើប្រៀបធៀបទៅនឹង '
មន្ទីរពិសោធន៍ R&D semiconductor ជំនាន់ទី 4 នៅទីក្រុង Shenzhen បានរាយការណ៍ថា សមត្ថភាពនៅនឹងកន្លែងនេះ 'លុបបំបាត់ការខូចខាត wafer កំឡុងពេលដឹកជញ្ជូន និងធានាការសម្អាតទាន់ពេលវេលា ដែលមានសារៈសំខាន់សម្រាប់ការធ្វើតេស្តសម្ភារៈដែលមានល្បឿនលឿន។'
4. ទស្សនវិស័យនាពេលអនាគត៖ បច្ចេកវិទ្យាសម្អាតសារធាតុពាក់កណ្តាល (2026-2030)
ដោយផ្អែកលើការយល់ដឹងពី WEESEMIBAY 2025 បច្ចេកវិទ្យាសម្អាត semiconductor នឹងវិវឌ្ឍន៍ក្នុងទិសដៅសំខាន់ៗចំនួនបីក្នុងរយៈពេលប្រាំឆ្នាំខាងមុខ៖
1. ភាពស្អាតកម្រិតអាតូមិកៈ ដោយសារទំហំត្រង់ស៊ីស្ទ័រធ្លាក់ចុះមកត្រឹម 2nm និងខាងក្រោម ការសម្អាតនឹងត្រូវការដកភាគល្អិតរង 10nm ចេញ ដោយទាមទារការច្នៃប្រឌិតថ្មីក្នុងការរកឃើញ និងដកសំណល់ខ្នាតណាណូចេញ។
2. រូបមន្តដែលមិនប៉ះពាល់ដល់បរិស្ថាន ៖ តម្រូវការ ESG សកល (បរិស្ថាន សង្គម អភិបាលកិច្ច) (ឧ. យុទ្ធសាស្ត្រគីមីនិរន្តរភាពរបស់សហភាពអឺរ៉ុប) នឹងជំរុញតម្រូវការសម្រាប់ដំណោះស្រាយសម្អាតដែលអាចបំផ្លិចបំផ្លាញបាន និង VOC (សមាសធាតុសរីរាង្គងាយនឹងបង្កជាហេតុ) ទាប។
3. សមាហរណកម្មឆ្លាតវៃ ៖ ប្រព័ន្ធសម្អាតដែលដំណើរការដោយ AI នឹងក្លាយជាចរន្តសំខាន់ ដោយកែតម្រូវប៉ារ៉ាម៉ែត្រក្នុងពេលវេលាជាក់ស្តែងដោយផ្អែកលើទិន្នន័យសម្ភារៈ និងឧបករណ៍ wafer ដើម្បីកាត់បន្ថយកំហុសរបស់មនុស្ស។
សម្រាប់បច្ចេកវិទ្យា Shenzhen Yuanan យើងនឹងបន្តផ្តោតលើ R&D សម្រាប់បច្ចេកវិទ្យាសម្អាត semiconductor ជំនាន់ទី 3/4 ដោយមានគម្រោងដាក់ចេញនូវដំណោះស្រាយសម្អាតដោយស្វ័យប្រវត្តិយ៉ាងពេញលេញសម្រាប់ SiC wafers 12-inch នៅឆ្នាំ 2026។ គោលដៅរបស់យើងគឺដើម្បីគាំទ្រការផ្លាស់ប្តូរនៃឧស្សាហកម្ម semiconductor សកលទៅកាន់វត្ថុធាតុដើមកម្រិតខ្ពស់ ខណៈពេលដែលធានាបាននូវទិន្នផល និងការអនុលោមភាពឡើងវិញ។
តើក្រុមរបស់អ្នកកំពុងជួបបញ្ហាអ្វីខ្លះក្នុងការសម្អាត semiconductor ជំនាន់ទី 3/4? សម្រាប់សម្ភារៈ semiconductor ជាក់លាក់របស់អ្នក ទាក់ទងមកយើងដើម្បីប្ដូរតាមបំណងនូវដំណោះស្រាយសម្អាតដែលមិនច្រេះ និងស្នើសុំគំរូដោយឥតគិតថ្លៃ។
សំណួរដែលសួរញឹកញាប់ (FAQ)
សំណួរទី 1 : តើអ្វីធ្វើឱ្យការសម្អាតភាពជាក់លាក់មានសារៈសំខាន់សម្រាប់ឧបករណ៍អេឡិចត្រូនិកជំនាន់ទី 3/4 (SiC/GaN/antimonides)?
ចម្លើយ ៖ អង់ទីម៉ូនីតជំនាន់ទី 3 និង SiC/GaN មានភាពងាយរងគ្រោះផ្នែកសម្ភារៈពិសេស៖ SiC ងាយនឹងទទួលរងការខូចទ្រង់ទ្រាយពីសារធាតុរំលាយរឹង ខណៈដែលរចនាសម្ព័ន្ធគ្រីស្តាល់ដែលផុយស្រួយរបស់ antimonides ងាយរលួយ។ អ្នកសម្អាតបែបបុរាណតែងតែទុកចោលនូវសំណល់ក្រមួន (បណ្តាលឱ្យមានការធ្លាក់ចុះទិន្នផល) ឬផ្ទៃដែលខូច (ធ្វើឱ្យអាយុកាលឧបករណ៍ខ្លី)។ ការសម្អាតដោយភាពជាក់លាក់ដោះស្រាយបញ្ហានេះដោយការធ្វើឱ្យមានតុល្យភាពការយកចេញដោយគ្មានសំណល់ (ឧទាហរណ៍ ការយកចេញនូវក្រមួន 99.9% នៅលើ SiC 8 អ៊ីញ) និងការការពារសម្ភារៈ (រូបមន្ត pH អព្យាក្រឹត 6.5±0.5) ដូចដែលមានសុពលភាពនៅ WESEMIBAY 2025 ដោយ National 3rd Gen 3rd Gen Semiconductor Innovation Center innovation Center ។
សំណួរទី 2 ៖ តើដំណោះស្រាយសម្អាតមិនច្រេះរបស់អ្នកដំណើរការសម្រាប់ទាំង SiC 8 អ៊ីញ និង 4th-gen antimonide wafers ទេ?
A : បាទ។ ដំណោះស្រាយរបស់យើងត្រូវបានរចនាឡើងសម្រាប់ភាពឆបគ្នានៃសម្ភារៈជាច្រើន—ត្រូវបានសាកល្បងដើម្បីសម្អាត SiC ទំហំ 8 អ៊ីងដោយសុវត្ថិភាព (ស្របតាមនិន្នាការផលិតកម្មទំហំ 8+12 អ៊ីញរបស់ CR Micro នៅ WESEMIBAY) និងអង់ទីម៉ូនីតជំនាន់ទី 4 (ផ្គូផ្គងការផ្តោតអារម្មណ៍ R&D ជំនាន់ទី 4 របស់មន្ទីរពិសោធន៍ Shenzhen Pinghu)។ ក្នុងមួយទិន្នន័យមន្ទីរពិសោធន៍ក្នុងផ្ទះ វាជ្រាបចូលទៅក្នុងបែហោងធ្មែញ wafer ក្នុងរយៈពេល 3-5 នាទី (លឿនជាងមធ្យមភាគឧស្សាហកម្ម 10-15 នាទី) និងជៀសវាងការខូចទ្រង់ទ្រាយ Ga-O/Ga-N ធ្វើឱ្យវាសាកសមសម្រាប់ទាំងការផលិតម៉ាស់ 3rd-gen និង semiconductors ជំនាន់ទី 4 ដែលកំពុងលេចចេញ។
សំណួរទី 3 : តើដំណោះស្រាយសម្អាតរបស់អ្នកដោះស្រាយបញ្ហាឯកសណ្ឋានសម្រាប់ wafers ធំ 12 អ៊ីញយ៉ាងដូចម្តេច?
A : wafers 12-inch ធំតស៊ូជាមួយនឹងភាពខុសគ្នានៃការសម្អាតគែមកណ្តាល (ចំណុចឈឺចាប់ដែលគូសបញ្ជាក់ដោយ Han's Semiconductor នៅ WESEMIBAY 2025)។ ដំណោះស្រាយរបស់យើងប្រើរូបមន្តភាពតានតឹងផ្ទៃទាប (≤25 mN/m) ដើម្បីធានាបាននូវការជ្រៀតចូលសូម្បីតែនៅទូទាំង wafer ទាំងមូល។ ករណីសិក្សារបស់អតិថិជនឆ្នាំ 2025 បានបង្ហាញថាវាកាត់បន្ថយការប្រែប្រួលសំណល់នៅកណ្តាលគែមទៅ <0.05μm—កាត់បន្ថយការខាតបង់ទិន្នផល 7% បើប្រៀបធៀបទៅនឹងអ្នកសម្អាតបាច់ប្រពៃណី។ វាក៏រួមបញ្ចូលជាមួយម៉ាស៊ីនសម្អាតពហុបន្ទប់ (ដូចជាម៉ូដែល 4-chamber របស់ Han's Semiconductor) សម្រាប់ដំណើរការផលិតកម្មគ្មានថ្នេរ។
សំណួរទី 4 ៖ តើដំណោះស្រាយសម្អាតរបស់អ្នកអនុលោមតាមស្តង់ដារសកល (ឧ. EU REACH, RoHS) សម្រាប់ទីផ្សារនាំចេញដែរឬទេ?
ចម្លើយ ៖ ដាច់ខាត។ ដើម្បីគាំទ្រដល់ក្រុមហ៊ុនផលិត APAC ដែលផ្តោតលើទីផ្សារអឺរ៉ុប និងអាមេរិក (និន្នាការសំខាន់ WESEMIBAY 2025) ដំណោះស្រាយរបស់យើងជួប៖
EU REACH Regulation (EC) No 1907/2006 (រួមទាំងបញ្ជី SVHC សារធាតុ 235 ចុងក្រោយបំផុត បានធ្វើបច្ចុប្បន្នភាពខែតុលា ឆ្នាំ 2025);
សេចក្តីណែនាំរបស់ RoHS (មិនមានលោហៈធ្ងន់ ឬ VOCs ដែលត្រូវបានដាក់កម្រិត);
ស្តង់ដារឧស្សាហកម្ម SEMI សម្រាប់ការសម្អាត semiconductor ។
ការអនុលោមតាមច្បាប់នេះគឺជាការផ្តោតសំខាន់ក្នុងការពិភាក្សាជាមួយអ្នកទិញនៅក្រៅប្រទេសនៅឯវេទិកានាំចេញ 'ផលិតក្នុងប្រទេសចិន' របស់ WESEMIBAY ។
សំណួរទី 5 : តើការសម្អាតនៅនឹងកន្លែងធ្វើអោយប្រសើរឡើងនូវប្រសិទ្ធភាពសម្រាប់ការកាត់ SiC ingot យ៉ាងដូចម្តេច (តាមការបង្ហាញ WEESEMIBAY របស់ Han's Semiconductor)?
A : ម៉ាស៊ីនកាត់ SiC ingot របស់ Han's Semiconductor (បង្ហាញនៅ WESEMIBAY) ទាមទារការសម្អាតក្រោយការកាត់ដោយមិនចាំបាច់រុះរើដើម្បីជៀសវាងការខូចខាត wafer ។ ដំណោះស្រាយរបស់យើងអនុញ្ញាតឱ្យការប្រើប្រាស់ដោយដៃ/ពាក់កណ្តាលស្វ័យប្រវត្តិនៅនឹងកន្លែង—បានអនុវត្តដោយផ្ទាល់បន្ទាប់ពីការកាត់រួច វាលុបបំបាត់តម្រូវការក្នុងការដឹកជញ្ជូន wafers ទៅកាន់កន្លែងសម្អាតក្រៅកន្លែង។ នេះកាត់បន្ថយពេលវេលាដំណើរការ 30% (តាមមតិកែលម្អរបស់មន្ទីរពិសោធន៍ R&D ជំនាន់ទី 4 របស់ Shenzhen) និងកាត់បន្ថយភាពខ្វះខាតដែលទាក់ទងនឹងការដឹកជញ្ជូន ស្របតាមនិន្នាការឧបករណ៍ 'ការផលិតរួមបញ្ចូលគ្នា' របស់ WESEMIBAY ។
